先进封装：AI驱动下的产业新主战场

执行摘要：AI芯片算力需求爆发，CoWoS类先进封装产能持续吃紧，带动封装光刻等设备需求快速增长。设备厂商加速布局：尼康推出DSP-110切入先进封装光刻，与ASML、Veeco、Onto等展开竞争，并与EUV主业形成错位竞争。本报告梳理先进封装产业现状与竞争格局，解析上中下游产业链，研判技术演进与市场趋势，为产业参与者提供参考。

产业现状与竞争格局

AI 算力浪潮下的封装之变

大模型训练与推理需求爆发，使先进制程芯片的面积不断增大、带宽要求持续攀升。单一芯片尺寸逼近光刻极限与良率瓶颈，产业应对方案是把大算力芯片与高带宽存储（HBM）通过 2.5D/3D 封装在中介层上互连集成——以台积电 CoWoS 为代表的先进封装方案由此成为 AI 芯片出货的关键环节。英伟达等主要 AI 加速器供应商普遍采用此类方案，需求增长速度远超供给侧扩产节奏，CoWoS 类产能自 2023 年以来持续紧张，成为全球 AI 算力供应链中最突出的瓶颈之一。

产能瓶颈沿产业链向上传导至设备环节。封装光刻（用于中介层再布线、凸块、TSV 等工艺）是先进封装扩产的核心投资之一，ASML、Veeco、Onto 等厂商已在先进封装光刻领域布局多年，形成了相对成熟的供给格局。而传统后段封装设备市场此前规模有限、增速平缓，长期被视为产业链的“配角”。

设备厂商加速进入，赛道重心上移

产业风向的变化正在改变这一认知。尼康于近期宣布，将推出面向半导体先进封装领域的数字光刻系统 DSP-110，计划于 2027 年 4 月正式发布。这是尼康将其数字光刻技术切入先进封装市场的正式产品化动作——尼康在传统 DUV 光刻市场之外，正把重心转向这一增长迅速的细分赛道。

值得注意的是，尼康瞄准的正是当前因 AI 芯片带动先进封装产能吃紧、光刻需求快速增长的环节，与主业聚焦 EUV 光刻的 ASML 形成错位竞争，同时与深耕该领域的 Veeco、Onto 等厂商正面交锋。头部光刻厂商的动作表明：先进封装已不再只是“后段配角”，而是设备与技术竞争的新主战场。当先进制程在前段逼近物理与经济极限时，封装环节成为延续系统性能提升、承载产业增量价值的关键节点。

从竞争格局看，现有厂商在工艺积累与客户绑定上具备先发优势，新进入者则以差异化技术路线与错位定位切入。这种“老玩家守土、新势力进攻”的态势，正是赛道价值被重估的典型信号。

从配角到主战场：竞争焦点的三重转变

综上，AI 芯片需求的爆发已将先进封装从产业链的末端环节，推升为决定算力供给的上游瓶颈；设备厂商的加速进入，则进一步印证了这一赛道的战略价值。围绕 CoWoS 类方案的产能竞赛，正在重塑半导体产业的竞争版图，这一态势值得持续跟踪观察。

上游设备与材料环节

封装光刻：从辅助工序到关键新增环节

在传统封装流程中，光刻长期被视为重布线层（RDL）制作等环节的辅助工序，设备需求以接触式接近式光刻机为主，技术门槛与价值量均相对有限。然而，随着AI芯片对先进封装（尤其是CoWoS类2.5D/3D封装）需求爆发，封装环节的光刻精度要求大幅提升：中介层上的细微线路、硅通孔（TSV）对准、混合键合前的表面图形化，均需要接近前道晶圆级的光刻能力。封装光刻由此从前道光刻的“溢出市场”，转变为先进封装产业链中独立且关键的新增设备环节。

这一结构性变化正在重塑封装光刻的竞争格局。尼康于近期宣布，将推出面向半导体先进封装领域的数字光刻系统DSP-110，计划于2027年4月正式发布。这是尼康将数字光刻技术切入先进封装市场的正式产品化动作，表明其在传统DUV光刻市场之外，正把重心转向增长迅速的先进封装设备赛道，以把握AI芯片对CoWoS类先进封装产能的旺盛需求。值得注意的是，尼康与主业聚焦EUV光刻的ASML形成错位竞争——ASML凭借浸没式DUV技术在前道市场占据主导，而先进封装对分辨率的要求虽低于前道，但对产出效率、套刻精度与成本性价比更为敏感，这为尼康等厂商留出了差异化空间。

目前该赛道的参与厂商主要包括ASML、Veeco、Onto等既有玩家。ASML在晶圆级封装光刻领域已有成熟布局；Onto（Onto Innovation）依托Dragonfly等平台在先进封装检测与光刻组合方案上具备优势；Veeco则在光刻与相关工艺设备上服务封装客户。尼康DSP-110的入局，意味着这一细分市场的竞争将进一步加剧，客户在产能紧张周期内也将获得更多设备选型空间。

竞争格局：错位与交叉并存

从格局看，ASML凭借技术积累处于高门槛、高价值区间；Onto以“检测+光刻”组合方案贴近封装客户实际工艺需求；Veeco覆盖中端需求；尼康DSP-110作为2027年才正式发布的新品，定位介于前道级精度与封装级成本之间，其能否兑现市场预期，取决于量产验证与客户导入进度。对下游封装厂而言，供应商多元化有助于缓解产能瓶颈期的设备交期压力，客观上加速了先进封装产能扩张。

设备与材料的同步扩容

封装光刻只是上游扩容的一个缩影。先进封装产能建设带动的是整条设备-材料链的联动增长：

• 光刻设备：如前所述，i线/步进式光刻机向高精度封装光刻升级，数字光刻等新型技术路线进入产品化阶段；
• 电镀设备：TSV填铜、RDL再布线、凸点（Bump）制作均依赖电镀工艺，产能扩建直接拉动电镀设备订单；
• 检测设备：中介层与堆叠结构的良率控制难度高于传统封装，缺陷检测、量测设备需求显著上升；
• 配套材料：封装光刻胶、电镀液、键合材料、中介层基板等耗材随产能爬坡持续放量，且具有设备之后的持续性需求特征。

产业逻辑与展望

上游设备与材料环节的扩容，本质上是AI算力需求沿产业链向上游传导的结果。封装环节从“成本中心”转变为“性能瓶颈”，使得此前投资强度远低于晶圆制造的封装产线，开始以前道级的设备与材料标准进行建设。对设备商而言，封装光刻等新增环节提供了规避前道市场激烈竞争的第二增长曲线；对材料商而言，封装产能的持续扩建带来长周期的耗材需求。

需要指出的是，这一轮扩容仍处于早期：尼康DSP-110要到2027年4月才正式发布，各厂商的量产验证与客户导入尚需时间；产能扩建的节奏也将受到AI芯片需求波动与下游封装厂资本开支纪律的约束。但方向已经明确——先进封装上游正在从配套角色成长为半导体设备与材料市场中不可忽视的独立战场。

中游封装制造与代工

一、从后段配角到主战场

在传统半导体产业链分工中，封装测试长期被视为技术含量与附加值较低的“后段”环节。然而，随着AI大模型训练对算力需求的爆发式增长，先进制程带来的性能提升逐渐逼近物理极限，先进封装成为延续系统级性能增长的关键路径。以CoWoS（Chip on Wafer on Substrate）为代表的2.5D/3D封装技术，将GPU/HBM通过中介层高密度互联，直接决定了AI芯片的性能上限与量产规模。

由此，中游封装制造环节的角色发生根本转变：从产业链中的“配角”跃升为AI算力供给的“瓶颈环节”。台积电、英特尔、三星等晶圆代工厂与日月光、Amkor、长电科技等封测厂（OSAT）纷纷将先进封装纳入战略核心，竞相扩充产能。

二、产业链角色重构

先进封装的兴起模糊了传统前段代工与后段封测的边界，形成三类竞争者：

• 晶圆代工厂：凭借晶圆级工艺能力主导CoWoS、InFO、Foveros等高端方案，掌握IDM/代工一体化的封装话语权；
• 封测厂（OSAT）：从传统打线封装向2.5D/3D、扇出型封装延伸，以成本与产能弹性服务多元客户；
• IDM厂商：如英特尔依托Foveros与EMIB构建自有的3D封装体系。

三、技术路线：Chiplet与2.5D/3D集成

当前中游封装技术呈现清晰演进脉络：

1. Chiplet异构集成：将大芯片拆分为多个小芯粒，分别采用最优工艺节点制造后互联封装，提升良率、降低成本、缩短迭代周期，已成为设计端与制造端的共同选择；

2. 2.5D集成：以硅中介层（Interposer）或RDL有机中介层实现芯粒间高密度互联，CoWoS是当前AI芯片的主力方案，产能长期供不应求；

3. 3D集成：通过混合键合（Hybrid Bonding）实现芯片堆叠，互联密度与带宽进一步提升，代表下一代方向。

与此相应，封装设备赛道快速升温。以光刻环节为例，尼康宣布将于2027年4月推出面向先进封装的数字光刻系统DSP-110，正式切入这一细分市场，与ASML、Veeco、Onto等厂商展开竞争。尼康此举意在先进制程DUV之外，把握AI芯片对CoWoS类封装产能旺盛需求带来的设备增量，与主业EUV光刻的ASML形成错位竞争。设备商的密集入场，侧面印证了先进封装从“配套环节”向“独立主战场”的地位跃迁。

四、竞争格局定位

五、产能与良率：核心竞争力

先进封装环节的竞争逻辑与前端制程显著不同，产能与良率取代单一工艺节点，成为决定胜负的核心变量：

• 产能为王：AI芯片订单的交付能力直接受制于CoWoS等封装产能。代工厂产能爬坡速度、对大客户的产能保障承诺，成为争夺订单的关键筹码；
• 良率决定成本：Chiplet架构虽提升了单颗芯粒良率，但2.5D/3D集成引入中介层对位、堆叠键合、已知良好裸片（KGD）筛选等新环节，任何一个环节的缺陷都会导致整颗封装报废。良率每提升一个百分点，都直接转化为可观的成本优势；
• 协同能力：先进封装要求设计、制造、封测深度协同（设计与工艺协同优化，DTCO），供应链整合能力成为新的门槛。

六、本章小结

AI浪潮下，中游封装制造与代工已完成从产业链配角向战略主战场的转变。技术路线上，Chiplet与2.5D/3D集成成为共识方向；竞争格局上，代工厂、OSAT、IDM与设备商多方竞逐，边界持续重构。展望未来，谁能更快扩充先进封装产能、持续提升良率并构建设计-制造协同生态，谁就能在AI算力供应链中占据更有利的卡位。封装环节的价值重估，才刚刚开始。

下游需求与驱动分析

先进封装之所以成为半导体产业的新主战场，根本原因在于下游需求结构的深刻变化。以AI加速卡、HBM高带宽存储和高性能计算（HPC）芯片为代表的算力硬件，正在成为拉动先进封装订单的核心引擎。本章从需求来源、传导机制与竞争格局三个维度展开分析。

4.1 三大需求来源：AI加速卡、HBM与HPC芯片

AI加速卡是最直接的驱动力。 大模型训练与推理对芯片间互联带宽提出了前所未有的要求，传统二维封装已无法满足高算力芯片与多颗HBM之间的高密度互联需求。以CoWoS为代表的2.5D/3D先进封装技术，通过硅中介板将GPU/ASIC与HBM堆叠封装在一起，成为AI加速卡的事实标准。产能长期供不应求，使先进封装从“后道工序”跃升为决定AI芯片交付量的关键瓶颈环节。

HBM是需求链条上增长最快的环节。 HBM本身即是先进封装技术的产物——TSV硅通孔、堆叠键合等工艺贯穿其制造全程。AI服务器普遍配置8颗甚至更多HBM与主芯片协同封装，HBM用量随AI加速卡出货同步放大，进一步叠加了对先进封装产能的占用。

HPC芯片构成稳定的基本盘。 高性能计算、高端网络交换芯片、Chiplet架构产品同样依赖大尺寸封装、高密度互联与高散热能力，为先进封装提供了AI之外的第二增长曲线。

三者的关系可概括为如下传导链条：

4.2 算力基础设施：订单的最终来源

从需求传导看，最终买单方是云厂商、主权AI项目与企业智算中心。算力基础设施建设呈现三个特征：一是规模大，单体智算集群动辄数万卡级别，对芯片交付节奏极为敏感；二是迭代快，新一代AI芯片几乎每年升级，倒逼封装技术同步演进；三是外溢广，需求从头部云厂商扩散至国家算力工程，使先进封装的订单可见度显著提升。

正因如此，设备端出现了明确的产业信号。尼康宣布将于2027年4月推出面向先进封装的数字光刻系统DSP-110，将数字光刻技术正式产品化切入这一赛道，与ASML、Veeco、Onto等厂商在先进封装光刻环节展开竞争。传统光刻巨头在DUV/EUV主业之外加码封装设备，恰恰印证了下游需求的确定性——只有当订单具备长期成长性时，设备商才会投入研发资源开辟新品类。尼康此举也与主业EUV光刻的ASML形成错位竞争，反映出设备厂商对先进封装独立成长逻辑的共识判断。

4.3 需求格局定位

从技术与商业价值两个维度看，各需求环节的成熟度与战略地位存在差异：

AI加速卡与HBM处于“战略核心”象限：技术门槛高、单点价值大，是先进封装产能争夺的焦点；HPC芯片技术相对成熟但需求体量稳定；传统消费电子则更多使用成熟封装，对先进产能的拉动有限。

4.4 需求结构全景

综合来看，先进封装的需求呈现“应用驱动—技术分层—产能传导”的金字塔结构：

4.5 小结

AI加速卡、HBM与HPC芯片共同构成了先进封装的需求三角，算力基础设施建设则是订单的最终来源与持续性保障。需求的高景气已沿产业链向上传导：封装产能吃紧带动设备订单增长，尼康等厂商的新品入场即是明证。可以预期，在算力需求未见顶之前，先进封装将维持“技术迭代—产能扩张—设备投资”的正向循环，成为半导体设备与材料市场中最具确定性的细分赛道之一。

数据透视与厂商竞合

先进封装光刻设备市场的竞争格局，正在AI需求的拉动下快速重塑。本章从产品布局与技术路线出发，梳理主要厂商的定位差异与竞合关系。

一、市场驱动力：AI封装产能吃紧传导至光刻环节

AI芯片对CoWoS类2.5D/3D先进封装产能的旺盛需求，使封装环节的光刻、量测等工序成为产能瓶颈。封装光刻与前端晶圆制造光刻在精度要求、衬底尺寸、产能结构上差异显著，这为非EUV阵营的设备厂商打开了切入窗口。

二、主要厂商产品布局对比

尼康：数字光刻新品卡位封装赛道。 尼康宣布将于2027年4月正式发布面向半导体先进封装的数字光刻系统DSP-110。这是尼康将数字光刻技术切入先进封装市场的正式产品化动作，表明其在传统DUV光刻市场之外，正把重心转向增长迅速的先进封装设备赛道。对尼康而言，DSP-110的意义在于避开前端EUV的正面竞争，将自身光刻技术积累转化为封装细分市场的份额。

ASML：EUV主业为主，封装环节选择性参与。 ASML的主战场是前端晶圆制造光刻，EUV是其核心利润来源。在先进封装环节，ASML更多以既有DUV产品线和量测设备参与，策略上偏向满足高端封装的部分需求，而非将封装作为独立增长引擎。这为其他厂商在封装光刻上留出了错位空间。

Veeco与Onto：细分环节各有所长。 Veeco在先进封装相关的沉积、退火等工艺设备上具备优势，覆盖封装工艺链的关键环节；Onto（Onto Innovation）则在封装检测与量测领域占据有利位置，其产品覆盖先进封装中的缺陷检测与量测需求。二者与封装光刻设备形成互补而非完全重叠的竞争关系。

三、竞争格局四象限定位

从技术门槛与商业价值两个维度看，各厂商在先进封装设备赛道的定位存在清晰分层：

需要说明的是，尼康DSP-110尚未正式发布（计划2027年4月），其市场表现仍需观察；图中定位反映的是其目标市场空间与技术定位，而非已实现的份额。ASML虽在封装环节参与度有限，但凭借前端光刻的绝对主导地位占据技术与价值的高地。

四、竞合逻辑与展望

当前先进封装设备市场的竞合呈现三个特征：

1. 错位而非正面对抗。 尼康与ASML的核心冲突点不在EUV前端市场，而在封装光刻这一细分赛道。尼康以数字光刻技术切入，与ASML的EUV主业形成错位竞争，双方资源投入的重心并不重叠。

2. 工艺链互补多于替代。 封装产线需要光刻、沉积、检测、量测等多类设备协同，Veeco、Onto与光刻设备厂商之间更多是供应链互补关系，同一产线往往同时使用多家设备。

3. 窗口期明确但竞争将加剧。 AI驱动的CoWoS类封装产能缺口为DSP-110等新品提供了明确的导入窗口，但2027年正式发布前，市场格局仍可能随其他厂商的扩产与新品而变化。

综合来看，先进封装光刻已从晶圆制造光刻的“附属环节”演变为独立的主战场。尼康的入局标志着这一细分赛道从边缘走向中心，未来竞争的关键在于谁能更快响应封装客户对产能、良率与成本的综合要求。

（本章分析基于公开资料，DSP-110相关信息均以厂商公告为准，产品尚未正式发布。）

趋势判断与展望

一、市场扩容：AI 驱动下的确定性赛道

AI 芯片的爆发式增长，正在重塑半导体设备市场的结构。以 CoWoS 为代表的 2.5D/3D 先进封装产能持续吃紧，使得封装环节的光刻需求从“配角”快速上升为产业链的关键瓶颈之一。与传统前道光刻追求极限分辨率不同，先进封装光刻更强调大视场、高产出与良率经济性，这为设备供应商开辟了一个增长迅速的细分市场。

在这一背景下，尼康于 2027 年 4 月推出面向先进封装的数字光刻系统 DSP-110，是这一趋势的最新注脚。尼康将重心从传统 DUV 光刻市场部分转向先进封装设备赛道，标志着头部光刻厂商已明确将先进封装视为下一个主战场。

二、新品落地：2027 年或成竞争格局分水岭

当前，先进封装光刻环节的参与者包括 ASML、Veeco、Onto 等厂商，市场格局相对清晰。尼康 DSP-110 的正式产品化，将使竞争阵营进一步扩容。值得注意的是，尼康与主业 EUV 光刻的 ASML 形成错位竞争——前者瞄准封装级光刻的性价比与产出优势，后者则在高阶环节保持技术纵深。

2027 年前后的观察要点在于：

• 产品验证进度：DSP-110 能否在量产环境中通过头部封测厂与 IDM 的导入验证；
• 客户结构变化：错位竞争策略能否撬开既有供应链，改变设备采购的单一依赖；
• 价格与技术路线：数字光刻技术与现有投影/步进方案在成本与精度上的权衡，可能影响下游扩产节奏。

三、国产化与供应链多元化：值得持续跟踪的变量

地缘与产业安全因素叠加，正在推动先进封装设备的国产化与供应链多元化。这一趋势体现在两个层面：

其一，设备国产替代窗口打开。 相较于前道光刻的极高技术壁垒，封装级光刻的技术门槛相对可控，且市场正处于高速扩容期，为国产设备商提供了“市场增长+技术可及”的双重机遇窗口。

其二，下游客户主动构建多元供应链。 头部晶圆厂与封测厂出于供应安全的考虑，倾向于在同等技术条件下引入多源供应商，这为后来者提供了进入量产体系的现实路径。

综合来看，先进封装光刻设备市场具备三个特征：需求端由 AI 算力建设驱动，具有较强确定性；供给端正处在新品密集落地前夜，2027 年 DSP-110 等新品的市场表现，将成为检验竞争格局是否重构的关键节点；产业格局层面，国产化推进与供应链多元化趋势相互强化，值得产业各方持续关注。

对本章趋势的跟踪，建议聚焦三个指标：先进封装产能扩张节奏、新设备的客户导入进度，以及国产设备在封装光刻环节的份额变化。三者共同决定了这一“新主战场”的最终格局走向。