芯片设计：从追赶走向同代竞争

执行摘要：当前芯片设计领域呈现多点突破态势：先进制程方面IBM推进CFET结构与早期PDK研发；国产互连芯片在PCIe 6.0代际实现同代竞争；车企自研芯片获资本加持，估值攀升；边缘AI推理芯片加速渗透低成本生态。同时CPU能效调优与安全验证成为设计环节新议题。本报告从格局、产业链、数据竞争与趋势四维度展开分析。

产业现状与竞争格局

一、全球格局：先进制程研发进入 CFET 前夜

全球芯片设计产业正处在架构代际切换的关键节点。继 FinFET、GAA FET 之后，业内普遍将 CFET（互补场效应晶体管）视为下一代器件结构的核心方向。IBM 宣布计划于 2027 年第一季度发布面向其 7A nanostack 尖端制程的早期研发 PDK（工艺设计套件），在业内率先采用 CFET 器件结构，标志着先进制程研发从 GAA 向 CFET 演进的路线图进一步明确。

值得注意的是，该早期 PDK 的定位是“研发探索”而非“量产就绪”：其将包含逻辑示例标准单元库和示例 SRAM 设计，作为 DTCO（设计工艺协同优化）平台供设计者研究布局布线，但并不提供成熟商业 PDK 的全部模型。这意味着 IBM 在面向 Fabless 生态开放先进制程方面的策略，仍以培育设计侧能力、提前绑定生态伙伴为主。对全球设计公司而言，能否在 CFET 时代继续跟进最前沿工艺，取决于 EDA、IP 与设计团队的早期投入——先进制程的竞争窗口正在前移。

从竞争格局看，全球芯片设计产业呈现“金字塔”结构：

二、国产设计公司：代际突破从“追赶”走向“同代”

国产芯片设计公司在关键品类上正实现代际层面的突破。以互连芯片为例，众星微于 10 月 15 日在无锡发布国产首颗 PCIe 6.0 Switch（型号 C82-4G），最多支持 144 条通道，单通道速率达 64GT/s，较 PCIe 5.0 翻倍；同期亮相的还有 800G 多协议 AI NIC 和多模 RAID 芯片，覆盖设备扩展、跨节点通信和存储连接三大互连场景。腾讯、联想等大客户当场签约，标志着国产互连芯片在 PCIe 6.0 代际实现从追赶到同代竞争的跨越。互连芯片长期被海外厂商垄断，国产产品直接切入最新协议代际并绑定头部客户，是本章节点性的事件。

从产业逻辑看，AI 算力集群对 PCIe Switch、AI NIC、RAID 等互连器件的需求快速增长，国产供应商恰好切入了这一供需缺口，代际突破与市场时机形成了共振。

三、细分赛道之一：车规芯片与主机厂垂直整合

车规芯片赛道持续获得资本加持。理想汽车旗下芯片子公司上海马赫心科技有限公司签署首轮股权融资协议，募资 16.25 亿元人民币，由杭州经韬、蓝驰创投及华业天成领投，奇绩创坛参投；同时杭州经韬及其关联基金获得最高 5 亿元追加认购权，若全额行使，投后估值可达 171 亿元。

这一融资事件反映出的产业趋势是：主机厂垂直整合算力与芯片供应链的战略正加速落地。车企自研芯片不再是试水性项目，而是围绕智能驾驶算力自主可控的系统工程，一级市场对其商业闭环的预期也在抬升。

四、细分赛道之二：边缘 AI 与端侧推理

边缘 AI 芯片呈现“低功耗、高算力密度、渗透开发板生态”的特征。韩国 DEEPX 与 Sixfab 合作，为树莓派 5 推出边缘 AI 加速方案：一枚功耗仅约 3 瓦、算力 25 TOPS 的 NPU 加速器，使这块热门单板计算机可在本地运行视觉与语言 AI 模型，无需依赖云端。

该案例的信号意义在于：端侧 AI 推理芯片正加速向低成本开发板生态渗透，为开发者在小型设备上部署生成式 AI 与视觉推理提供了可行路径。边缘推理与云端训练正在形成分工明确的产业分层。

五、竞争格局定位

综合技术门槛与商业价值两个维度，当前主要玩家的定位如下：

六、两条不容忽视的产业暗线

除上述主线外，两项技术议题正在塑造设计产业的底层规则。

其一是软硬协同与生态话语权。华为工程师向 Linux 内核邮件列表提交补丁，提议在 ACPI CPPC 驱动中默认启用 CPU Boost 模式（修改 cppc_cpufreq.c，新增约 20 行代码），以避免服务器平台峰值性能被浪费；Arm 工程师则认为现代芯片功耗散热复杂而表示反对。这类内核层面的技术争论，本质上是芯片厂商在开源基础软件生态中的话语权博弈，将长期影响服务器芯片的用户体验与生态位。

其二是安全验证成为新标配。芯片安全验证正从可选项变为必选项——业界已出现利用信息流追踪技术，在现有仿真或仿真加速运行过程中监控安全敏感资产流动的方案，可在不额外增加验证流程的前提下证明芯片安全性。在功能安全验证之外，安全验证正在成为芯片验证环节的“第二道门槛”，对设计公司的验证方法论与成本结构提出新要求。

本章小结

全球芯片设计产业呈现“先进制程前移布局、互连代际同台竞争、车规资本持续加码、边缘 AI 快速渗透”的多线并行格局。国产设计公司在 PCIe 6.0 Switch 等关键品类上实现了从追赶到同代竞争的突破，但要在 CFET 等下一代器件结构上保持同步，仍需在设计方法学、验证体系与生态建设上提前卡位。

上游：制程与设计工具

芯片设计能力的上限，很大程度上在上游就被决定了。制程定义了晶体管能做什么，而工艺设计套件（PDK）则定义了设计者“被允许做什么”。当产业从 FinFET 走向 GAA FET、再到 CFET，设计与制造的接口正在被重新书写，这也成为评估一个设计生态成熟度的关键切面。

一、PDK：连接设计与制造的第一道接口

PDK 是代工厂向设计公司交付的核心资产，包含器件模型、标准单元库、设计规则检查（DRC）与版图参数提取（LVS）工具包等。设计流程的每一步——从前端 RTL 综合到后端布局布线，再到签核——都必须在 PDK 的约束下完成。因此，PDK 的供给质量与生态成熟度，直接决定了设计迭代的速度与流片成功率。

一个值得关注的信号是 IBM 宣布计划于 2027 年第一季度发布面向其 7A nanostack 尖端制程的早期研发 PDK。7A nanostack 在业内率先采用 CFET（互补场效应晶体管）器件结构，区别于目前主流的 FinFET 与 GAA FET。该早期 PDK 将包含逻辑示例标准单元库和示例 SRAM 设计，作为 DTCO（设计-工艺协同优化）平台供设计者研究布局布线——但明确不提供成熟商业 PDK 的全部模型，且主要面向 Fabless 伙伴开放。

二、CFET：新器件结构如何重塑设计流程

CFET 将 NMOS 与 PMOS 垂直堆叠，是继平面晶体管→FinFET→GAA FET 之后的下一代器件结构方向。对设计端而言，这意味着三重影响：

其一，标准单元面积逻辑改变。 垂直堆叠有望进一步压缩单元高度，但也带来新的寄生参数分布与热耦合问题，传统基于 FinFET/GAA 的布局布线经验无法直接迁移。

其二，DTCO 的权重显著上升。 器件结构与电路实现必须更早、更深度地协同优化。IBM 选择在 7A nanostack 尚未量产阶段就发布早期 PDK 并以 DTCO 平台形式开放，正是为了在器件定型前吸收设计侧反馈——PDK 的发布时点从“制程定型后”前移到了“制程探索中”。

其三，EDA 工具链需同步演进。 新器件结构要求模型提取、寄生仿真、热分析等环节的算法更新，设计者接触早期 PDK 时面对的是一个“可用但不完整”的环境，需要更强的自主探索能力。

三、早期研发 PDK 与商业 PDK：两个不同的物种

早期研发 PDK 与商业 PDK 并非同一产品的不同版本，而是服务于不同目标的两类交付物，理解其差异对 Fabless 的资源规划至关重要。

从 IBM 的做法可以看出早期研发 PDK 的三个典型特征：内容上做减法——只提供示例逻辑标准单元库与示例 SRAM 设计；用途上聚焦协同——定位为 DTCO 平台，核心价值在于让设计者提前研究新器件结构下的布局布线可行性；责任边界清晰——明确不承诺商业 PDK 的全部模型与签核支持，流片风险由设计侧自行评估。

相比之下，成熟商业 PDK 是经过多轮流片验证的完整交付物：SPICE 模型覆盖多工艺角、标准单元库经 Characterization、DRC/LVS 规则与签核工具严格对齐，并有代工厂的良率与技术支持兜底。两者的关系是递进而非替代——早期研发 PDK 的价值在于“提前抢跑”与影响器件定义，商业 PDK 的价值在于“可靠交付”。

四、生态成熟度：追赶者的现实约束

对追赶中的设计生态而言，上游约束更为现实。国内如众星微发布国产首颗 PCIe 6.0 Switch 并实现客户签约，标志着国产互连芯片在特定代际已具备竞争力——但这类设计仍构建在成熟商业 PDK 与既有制造工艺之上，属于应用层创新的突破。而在 CFET 等下一代器件结构层面，能否在设计定义早期就参与 DTCO 协同，取决于是否获得早期研发 PDK 的准入资格以及自有的先进工艺产线支撑。

从产业逻辑看，PDK 生态的成熟度可以概括为一条递进路径：获得早期研发 PDK 参与协同定义 → 在预研 PDK 上完成风险设计 → 在商业 PDK 上实现量产导入。IBM 向 Fabless 开放 7A nanostack 早期 PDK，本质上是把 DTCO 从内部封闭流程转变为生态共建过程；对追赶者而言，能否在下一代器件结构的设计侧建立早期卡位能力，将是“从追赶走向同代竞争”能否在上游兑现的关键变量。

本章小结：制程与设计工具的上游竞争，正在从“交付成熟工具”前移为“开放探索平台”。CFET 等新器件结构放大了 DTCO 的杠杆作用，早期研发 PDK 成为生态话语权的新载体——谁能在器件定型前介入设计定义，谁就掌握了下一代的竞争主动权。

中游：设计能力演进

芯片设计环节的能力演进，正沿着两条主线展开：一是互连、Switch、NPU等关键IP与架构能力的迭代，二是设计方法学层面——从内核能效协作到安全验证的范式升级。两者共同构成了从“追赶”走向“同代竞争”的中游支撑。

一、互连能力：代际追赶的标志性节点

互连是数据中心与AI集群的“神经网络”，Switch芯片则是其中技术密度最高的品类之一。2025年10月，众星微在无锡发布国产首颗PCIe 6.0 Switch（C82-4G），最多支持144条通道，单通道速率64GT/s，较PCIe 5.0翻倍，同期还推出800G多协议AI NIC与多模RAID芯片，覆盖设备扩展、跨节点通信和存储连接三大互连场景。腾讯、联想等大客户当场签约，标志着国产互连芯片在PCIe 6.0代际实现了从追赶到同代竞争的跨越。

互连能力的意义不止于单点产品。在AI算力集群中，Switch决定了GPU/NPU资源的扩展规模与通信效率，是“算力围墙”能否打开的关键。国产厂商在同一代际标准上与全球头部同步发布，意味着协议理解、SerDes、验证等全链条能力已经到位。

二、NPU：端侧AI推理的密度竞赛

NPU设计能力的迭代，突出体现在“每瓦算力”上。韩国DEEPX与Sixfab合作为树莓派5推出边缘AI加速方案：一枚功耗约3瓦、算力25 TOPS的NPU加速器，使热门单板计算机能够本地运行视觉与语言AI模型，无需依赖云端。该案例反映出端侧推理芯片正向低成本开发板生态渗透，高算力密度、低功耗成为NPU设计的核心竞争维度。从云端大芯片到边缘小芯片，NPU的架构创新（数据流优化、近存计算、稀疏加速）正在不同形态的产品中快速扩散。

三、制程与设计协同：DTCO前移

设计能力的另一端与先进制程深度耦合。IBM计划于2027年第一季度发布面向7A nanostack制程的早期研发PDK，该制程在业内率先采用CFET器件结构，区别于FinFET和GAA FET。早期PDK将包含逻辑示例标准单元库与示例SRAM设计，作为DTCO（设计-工艺协同优化）平台供设计者研究布局布线。这意味着设计能力的竞争进一步前移：在成熟商业PDK交付之前，头部设计团队已通过早期平台参与器件与电路的协同定义，设计窗口的“卡位”成为先进制程竞争的新形态。

四、内核层能效协作：软件栈进入设计视野

设计能力的演进还延伸到了软件栈底层。华为工程师向Linux内核邮件列表提交补丁，提议在ACPI CPPC驱动中默认启用CPU Boost模式，解决Linux下Boost默认关闭、需通过sysfs手动开启的问题，避免服务器平台峰值性能被浪费；补丁修改cppc_cpufreq.c，新增约20行代码，只要检测到至少一个CPU支持Boost即自动启用。Arm工程师Christian Loehle则表示反对，认为现代芯片功耗与散热管理复杂，默认开启可能带来风险。这一技术路线之争的产业含义在于：CPU能效协作设计已成为芯片厂商的必答题——芯片能否在主流操作系统内核中发挥完整性能，取决于设计团队与开源社区的协作深度。能效不再只是芯片内部的问题，而是芯片—固件—内核—应用的跨层设计课题。

五、安全验证：从可选项到新标配

验证方法学同样在升级。EE Times近期的一场BitCast研讨会上，专家演示了在现有仿真或仿真加速运行过程中，利用信息流追踪技术监控安全敏感资产的流动，从而在不额外增加验证流程的前提下证明芯片安全性。这反映了在功能安全验证之外，安全验证正成为芯片验证环节的新标配。随着芯片承担越来越多敏感数据与关键基础设施职能，“芯片能工作”之外，“芯片可被证明安全”正在成为流片前的必要条件。

六、资本视角：垂直整合加速

设计能力的产业化也在获得资本加持。理想汽车旗下芯片子公司上海马赫心科技签署首轮股权融资协议，募资16.25亿元，杭州经韬、蓝驰创投、华业天成领投；若追加认购权全额行使，投后估值可达171亿元。主机厂垂直整合算力与芯片供应链的战略加速落地，一级市场对车规芯片赛道持续热捧，为设计能力迭代提供了资金与场景的双重支撑。

小结

用竞争格局视角观察当前中游设计能力的分布：

综合来看，中游设计能力的演进呈现“三层叠加”：产品层上，互连Switch实现同代竞争、NPU向端侧渗透；方法学层上，DTCO前移与安全验证标配化重塑设计流程；生态层上，内核能效协作与资本垂直整合扩展了设计能力的边界。从追赶走向同代竞争，靠的正是这三层的同步跃迁。

下游：应用与客户结构

芯片设计企业的竞争力，最终要在下游应用场景中兑现。当前国产芯片的下游需求呈现三条主线：AI 数据中心互连与算力扩张、汽车电子的车企垂直整合、边缘 AI 与开发板生态的端侧渗透。三条主线的客户结构、验证门槛和商业化路径各不相同，共同构成“从追赶走向同代竞争”的需求侧基础。

一、AI 数据中心：互连芯片率先切入

数据中心是当前技术规格升级最快的下游场景。2025 年 10 月 15 日，众星微在无锡举办品牌及全栈产品发布会，集中展示 12 款已量产芯片，并发布三款新品，其中最受关注的是国产首颗 PCIe 6.0 Switch（型号 C82-4G），最多支持 144 条通道，单通道速率 64GT/s，较 PCIe 5.0 翻倍，与国际主流代际同步。同场发布的还有 800G 多协议 AI NIC 和多模 RAID 芯片，覆盖设备扩展、跨节点通信和存储连接三大互连场景。

更关键的信号在客户侧：腾讯、联想等大客户当场签约。对芯片设计公司而言，头部互联网厂商与整机厂的订单不仅是收入，更是进入下一代产品迭代的“入场券”——数据中心的互连芯片必须在真实大规模部署中完成验证。这标志着国产互连芯片在 PCIe 6.0 代际实现从追赶到同代竞争。

数据中心下游的需求传导链路可以概括如下：

值得注意的是，服务器场景的需求不止于芯片本身，还延伸到系统软件层。华为工程师向 Linux 内核邮件列表提交补丁，提议在 ACPI CPPC 驱动中默认启用 CPU Boost 模式，以避免服务器平台峰值性能被浪费；Arm 工程师则以功耗与散热管理复杂为由表示反对。这一技术社区层面的分歧，客观上反映了服务器算力调度中性能与功耗的权衡已成为产业链各方共同关注的议题。

二、汽车电子：车企垂直整合加速

汽车芯片的下游结构正在发生结构性变化：主机厂不再满足于向 Tier1 采购，而是直接下场自研。理想汽车旗下芯片子公司上海马赫心科技签署首轮股权融资协议，募资 16.25 亿元，由杭州经韬、蓝驰创投及华业天成领投，奇绩创坛参投；杭州经韬及其关联基金另获最高 5 亿元追加认购权，若全额行使，投后估值可达 171 亿元。

这一案例折射出两重趋势：其一，主机厂垂直整合算力与芯片供应链的战略正加速落地，自研芯片成为整车智能化差异化的抓手；其二，一级市场对车规芯片赛道持续热捧，为车企芯片板块提供了独立的资本通道。对独立芯片设计公司而言，车企自研既可能压缩第三方芯片的市场空间，也可能催生新的分工——车企聚焦核心 SoC，外围模拟、接口、功率器件仍依赖专业设计公司。

用竞争格局的视角观察当前主要下游玩家的定位：

三、边缘 AI：低成本开发板成为渗透入口

端侧推理是另一条快速上升的需求曲线。韩国 DEEPX 与 Sixfab 合作，为树莓派 5 推出边缘 AI 加速方案：一枚功耗仅约 3 瓦、算力 25 TOPS 的 NPU 加速器，使这块热门单板计算机可在本地运行视觉与语言 AI 模型，无需依赖云端。该方案以低功耗、高算力密度为卖点，为开发者提供在小型设备上部署生成式 AI 与视觉推理的可行路径。

开发板生态的商业价值不在单品利润，而在开发者基数：树莓派覆盖的教育、原型验证与长尾设备市场，是端侧 AI 芯片建立软件工具链与开发者心智的低成本入口。这一趋势表明，边缘 AI 推理芯片正加速向低成本开发板生态渗透，“云端训练—端侧推理”的分工进一步固化。

四、验证与安全：下游要求的新标配

下游客户结构的变化也在抬高设计端的验证门槛。数据中心与汽车客户对芯片可靠性与安全性的要求远高于消费电子。EE Times 近期的 BitCast 网络研讨会以“芯片安全验证”为主题，演示了如何在现有仿真过程中利用信息流追踪技术监控安全敏感资产的流动，在不额外增加验证流程的前提下证明芯片安全性。这反映出在功能安全之外，安全验证正成为芯片验证环节的新标配——能否提供安全证据，正在成为切入高价值下游的隐性门槛。

而在最尖端的工艺侧，IBM 宣布计划于 2027 年第一季度发布面向 7A nanostack 尖端制程的早期研发 PDK。该制程业内率先采用 CFET 器件结构，区别于 FinFET 和 GAA FET，早期 PDK 将包含逻辑示例标准单元库和示例 SRAM 设计，作为 DTCO 平台供设计者研究布局布线。早期 PDK 面向 fabless 设计公司的开放，意味着下游设计企业有机会在器件结构代际切换前提前布局，这对国产设计企业跟踪前沿、缩短同代竞争窗口期具有参考意义。

小结

下游需求正呈现“数据中心定规格、车企定整合、边缘定生态”的三元结构：数据中心客户以大额订单推动国产芯片在 PCIe 6.0 等关键规格上实现同代竞争；车企垂直整合重塑供应链权力结构；边缘开发板则以低成本方式扩大端侧 AI 的开发者基本盘。与此同时，安全验证门槛抬升与先进工艺 PDK 的演进，将持续定义下游竞争的入场条件。

数据透视与资本动向

芯片设计的竞争，最终都要落到两个维度上：一是技术指标能否跨过代际门槛，二是资本能否支撑长周期的研发投入。本周产业动态中，PCIe 6.0 互连芯片的量产突破、3 瓦 25 TOPS 的边缘算力方案，以及车企芯片子公司高达 171 亿元估值的首轮融资，恰好构成了一组“技术—产品—资本”的完整观察样本。

5.1 速率翻倍：PCIe 6.0 的代际意义

10 月 15 日，众星微在无锡发布国产首颗 PCIe 6.0 Switch（C82-4G），最多支持 144 条通道，单通道速率达 64GT/s，较 PCIe 5.0 实现翻倍。同期发布的还有 800G 多协议 AI NIC 与多模 RAID 芯片，分别对应设备扩展、跨节点通信和存储连接三大互连场景。

Switch 芯片是 AI 算力集群的“交通枢纽”。随着单卡算力增长放缓，系统级扩展越来越依赖互连带宽，PCIe 代际升级直接决定 GPU 节点的横向扩展效率。此次速率翻倍不只是参数提升，更意味着国产互连芯片首次在最新代际与国际厂商同代竞争，而非追随既有产品做替代。腾讯、联想等大客户当场签约，说明国产方案已通过头部客户的实际验证，从“能用”走向“好用”。

5.2 边缘算力：3 瓦与 25 TOPS 的平衡术

韩国 DEEPX 与 Sixfab 合作，为树莓派 5 推出边缘 AI 加速方案：功耗约 3 瓦、算力 25 TOPS 的 NPU 加速器，使这块热门单板计算机可本地运行视觉与语言模型，摆脱云端依赖。

25 TOPS/3W 意味着约 8.3 TOPS/W 的能效比，这在边缘推理芯片中属于有竞争力的水平。其产业意义在于：当生成式 AI 推理从云端下沉到端侧，算力密度的竞争焦点从绝对峰值转向“每瓦算力”与成本。以低功耗方案渗透低成本开发板生态，是端侧 AI 芯片厂商快速建立开发者心智的典型路径——生态绑定一旦形成，向行业客户横向复制的技术门槛会显著降低。

5.3 资本动向：171 亿元估值背后的三重逻辑

理想汽车旗下芯片子公司上海马赫心科技签署首轮股权融资协议，募资 16.25 亿元，杭州经韬、蓝驰创投及华业天成领投，奇绩创坛参投；杭州经韬及其关联基金另持最高 5 亿元追加认购权，若全额行使，投后估值可达 171 亿元。

这一估值可以从三个层面理解：

其一，主机厂垂直整合的确定性。 车企自研芯片背靠母公司确定的装车需求，“需求闭环”降低了一级市场最担心的订单不确定性风险，估值溢价反映的是对垂直整合战略落地的预期。

其二，车规芯片赛道的稀缺性。 具备量产能力与主机厂验证背景的车规芯片标的在一级市场仍属稀缺资产，资本热捧是供需结构的自然结果。

其三，分层投资安排的风险控制。 “首轮融资 + 最高 5 亿元追加认购权”的结构，让领投方可在milestone达成后追加投入，兼顾了对赛道长期看多与对研发不确定性的对冲。

5.4 其他值得关注的信号

先进制程路线图。 IBM 宣布 2027 年 Q1 发布面向 7A nanostack 制程的早期研发 PDK，率先采用区别于 FinFET 和 GAA FET 的 CFET 器件结构。该 PDK 将含逻辑示例标准单元库与示例 SRAM 设计，作为 DTCO 平台供布局布线研究。尽管距成熟商用 PDK 尚远，但 CFET 进入 PDK 发布阶段，意味着三维堆叠器件正从论文走向设计生态。

软件栈博弈。 华为工程师向 Linux 内核邮件列表提交补丁，提议在 ACPI CPPC 驱动中默认启用 CPU Boost；Arm 工程师以功耗散热复杂为由反对。开源社区内的这类技术讨论，实质是不同芯片厂商对服务器平台默认行为的影响之争，客观反映了各方在性能与能效权衡上的立场差异。

安全验证升级。 EE Times 网络研讨会聚焦芯片安全验证，演示在既有仿真流程中通过信息流追踪监控安全敏感资产，无需额外验证环节。在功能安全之外，安全验证正成为芯片验证链路的新标配，为验证 IP 与 EDA 工具链带来增量需求。

综合来看，本周动态勾勒出芯片设计的竞争新范式：技术上以代际同步（PCIe 6.0）、能效密度（25 TOPS/3W）为竞争锚点；商业上以生态绑定与需求闭环构筑壁垒；资本端则以高估值、结构化条款支撑长周期研发。从追赶走向同代竞争，不仅是技术叙事，更是一场技术、商业与资本的协同工程。

趋势判断与展望

经过多年的持续投入，国产芯片产业正处于从“追赶者”向“同代竞争者”转变的关键节点。本章基于近期产业动态，对未来三到五年的核心趋势作出判断。

趋势一：从追赶走向同代竞争的路径正在清晰化

判断国产芯片竞争位置的变化，最有说服力的信号不是“追上了多少代差”，而是部分品类是否开始与国际厂商在同一代际发布产品。2025年10月，众星微发布国产首颗PCIe 6.0 Switch（C82-4G，最多支持144条通道，单通道速率64GT/s，较PCIe 5.0翻倍），同步推出800G多协议AI NIC和多模RAID芯片，覆盖设备扩展、跨节点通信和存储连接三大互连场景，腾讯、联想等客户当场签约。这意味着在互连芯片这一AI算力基础设施的关键环节，国产产品已进入与国际主流方案相同的代际赛道。

需要指出的是，“同代竞争”目前更多体现在互连、接口等设计密集型品类，而非对制造工艺要求最苛刻的尖端逻辑芯片。国产化的推进呈现明显的结构分层特征：

趋势二：CFET等新结构产业化节奏取决于2027年前后窗口

在器件结构层面，行业正处于GAA向CFET过渡的前夜。IBM宣布计划于2027年第一季度发布面向其7A nanostack制程的早期研发PDK，7A nanostack率先采用CFET器件结构，区别于FinFET和GAA FET。值得注意的是，该早期PDK仅包含逻辑示例标准单元库和示例SRAM设计，作为DTCO平台供设计者研究布局布线，不提供成熟商业PDK的全部模型——这表明CFET仍处于研发探索阶段，距离量产尚有明确距离。

对国内产业的启示在于：新结构切换期是设计方法学与工具链重构的窗口。早期PDK面向Fabless开放的策略说明，头部厂商正试图通过DTCO生态绑定设计伙伴。国产芯片若希望在新结构代际实现真正的同代竞争，需要在EDA、器件建模与设计服务上提前布局，而非等到量产节点才切入。

趋势三：端侧AI渗透加速，推理芯片向长尾设备扩散

端侧AI正从旗舰手机向更广泛的设备形态渗透。韩国DEEPX与Sixfab合作，为树莓派5推出边缘AI加速方案：一枚功耗约3瓦、算力25 TOPS的NPU加速器，即可让热门单板计算机在本地运行视觉与语言AI模型，无需依赖云端。这一案例折射出两个趋势：其一，低功耗高算力密度的推理芯片成为竞争焦点，“每瓦TOPS”正在取代峰值算力成为核心指标；其二，端侧AI生态正通过开发者社区向长尾市场扩散，加速形成“云端训练—端侧推理”的分层算力格局。对于国产AI芯片企业，端侧推理是制程要求相对可控、贴近场景创新的赛道，具备率先建立优势的条件。

趋势四：安全验证从可选项变为标配

随着芯片安全事件与供应链安全关注度的提升，验证环节正在发生结构性扩展。EE Times近期研讨会演示了如何在现有仿真或仿真加速运行过程中，利用信息流追踪技术监控安全敏感资产的流动，在不额外增加验证流程的前提下证明芯片的安全性。这一技术路径反映出产业共识：安全验证（Security Verification）正与功能安全（Functional Safety）并列，成为芯片验证的新标配。对于车规、数据中心与AI加速芯片，安全验证能力将逐步成为准入门槛，验证工具链与方法学的国产化需求也将随之上升。

趋势五：主机厂自研芯片持续扩张，资本深度介入

车企垂直整合算力与芯片供应链的战略正加速落地。理想汽车旗下芯片子公司上海马赫心科技完成首轮16.25亿元股权融资，由杭州经韬、蓝驰创投及华业天成领投，若追加认购权全额行使，投后估值可达171亿元。这表明主机厂自研芯片已从“内部项目”演进为“独立资本运作主体”，一级市场对车规芯片赛道保持热捧。预计未来将有更多主机厂通过子公司独立融资、开放生态的方式推进自研芯片，汽车芯片的供应链格局将进一步重构。

竞争格局的综合判断

将上述趋势映射到竞争格局上，可以形成如下定位判断：

综合来看，未来三到五年国产芯片的发展主线可归纳为：在互连、端侧AI推理、车规芯片等设计密集型赛道实现同代竞争并逐步建立生态优势；在CFET等新结构切换窗口提前布局设计方法学；同时以安全验证标配化和主机厂垂直整合为两个外部推力，重塑验证体系与供应链格局。从追赶走向同代竞争，不再是一个笼统的口号，而是正在细分赛道中逐一兑现的产业现实。