芯片设计产业观察：架构转向与国产突围

执行摘要：当前芯片设计产业呈现三大信号：一是国产GPU规模化商用取得突破，沐曦实现扭亏为盈；二是Agentic AI正重塑CPU设计逻辑，英伟达逆转牺牲单核性能的路线，Intel推进多芯粒异构整合；三是存算一体等新架构加速产业化，铭芯启睿获超4亿元融资加码RRAM推理。产业链上游EDA工具与测试方案持续演进，下游软件生态成为竞争焦点。

一、产业现状与格局

2026年以来，芯片设计产业呈现出两条清晰的演进主线：一是国产GPU从“能设计”走向“能赚钱”，商业化拐点确立；二是围绕Agentic AI等新负载，头部厂商的架构路线出现集体转向，格局重塑正在加速进行。

（一）国产GPU商业化提速，扭亏拐点出现

沐曦股份2026年前三季度业绩预告显示，预计营收25.41亿至31.06亿元，同比增长105.60%至151.29%；归母净利润5.87亿至7.17亿元，较上年同期亏损3.46亿元实现扭亏为盈。这是国产GPU独角兽中少有的规模化盈利案例，标志着国产GPU从研发投入期进入商业回报期。

业绩爆发的核心动力是曦云C系列GPU的规模化商用：C500于2024年2月量产，性能对标英伟达A100；C600于2026年5月量产，搭载144GB HBM3e显存，显存规格超过英伟达H20的96GB。从量产节奏看，沐曦已形成两年一代、逐步上探高端的产品迭代能力。

（二）新架构企业获资本加注，路线多元化

在传统GPU路线之外，新架构企业正获得资本市场的持续关注。10月19日，存算一体企业铭芯启睿宣布完成超4亿元A轮融资，由博原资本领投，博世创投、米哈游、兆易创新、小米战投等跟投，老股东集体加注。前Graphcore总裁卢涛加入担任CEO兼联合创始人，公司战略升级为存算协同路线，基于RRAM阻变存储器瞄准Agentic AI时代的大模型推理市场，主张以存内计算打造高Token速度、低成本的推理引擎。

资本的取向说明：在推理侧成本敏感、访存受限的背景下，产业资金愿意为“绕开冯·诺依曼瓶颈”的新架构支付溢价，国产芯片设计的技术路线正在从单一对标走向多元探索。

（三）架构路线集体转向，格局重塑进行中

不仅是国产厂商，全球头部企业的芯片设计逻辑也在发生深刻调整：

• Intel下代Nova Lake-HX移动处理器首次曝光，采用6颗芯粒堆叠封装实现28核（8P+16E+4LPE），并混搭台积电N2P、Intel 3-E与Intel 18A-P三种工艺，旗舰移动CPU全面转向多芯粒拼装，以平衡性能、成本与供应弹性。
• 英伟达则罕见承认“芯片设计走弯路”：过去十年云端CPU为追求核心数量与Chiplet布局牺牲了单线程性能与IPC；面对Agentic AI要求CPU在GPU与CPU间高速循环中快速完成顺序任务的新负载，其Vera CPU放弃Chiplet，将88个Olympus核心、176线程集成于单晶粒，单核性能大幅回升。Chiplet与单晶粒两条路线的此消彼长，正是负载变化驱动的典型再平衡。
• 软件生态层面，英伟达将Run:ai以Apache 2.0全面开源（涵盖KAI Scheduler、GPU切分与配额管理），进一步降低企业Kubernetes GPU调度门槛，巩固CUDA生态卡位；Intel的TDX机密计算则在量产硬件可自行处理缓存刷新后删除冗余软件逻辑，提升虚拟机效率。软件与系统级优化在竞争中的权重明显上升。

（四）竞争格局的初步定位

综合技术与商业化两个维度，当前格局可概括如下：英伟达凭借硬件加开源软件生态仍处领跑位置；沐曦等已实现规模盈利的国产GPU厂商进入商业化兑现期；Intel以多工艺芯粒整合维持存量竞争力；铭芯启睿等新架构企业则处于高潜力待验证阶段。

小结：国产GPU的扭亏与量产兑现，证明了“产品定义—工程实现—商业闭环”路径的可行性；而Agentic AI带来的负载变化正在推动全球架构路线重估，Chiplet、单晶粒、存算一体等多种方案并行探索。对国产厂商而言，商业化提速与架构窗口期叠加，是切入下一代格局的关键机遇；但显存供应、生态建设与国际巨头软件卡位，仍是下一阶段必须跨越的门槛。格局重塑远未结束，后续章节将逐一拆解。

二、产业链上游：EDA与制造工艺

芯片设计的上限，往往由上游的EDA工具能力与制造工艺形态决定。近期产业动态显示，这两条主线正在发生深度耦合：一方面，测试环节从ATE（自动测试设备）向系统级测试（SLT）延伸，推动EDA厂商扩展测试链路；另一方面，芯粒（Chiplet）架构进入旗舰产品的全面落地期，先进制程不再以“单一工艺节点”为单位，而以“多工艺混搭封装”为单位被调用。

2.1 测试链路的产业逻辑：从ATE到SLT

随着先进制程与先进封装的复杂度上升，芯片测试面临双重压力：一是ATE设备资源紧张、测试成本高企；二是缺陷类型从制造缺陷向系统级交互故障扩展，传统晶圆级测试难以覆盖。系统级测试（SLT）通过在接近真实工作负载的环境下验证芯片，成为量产测试体系中的重要补充。

西门子EDA近期将其Tessent测试流程扩展至通过PCIe执行测试图案，新软件可将Tessent生成的测试图案连接到多种执行环境，包括ATE、SLT与台架测试环境。这一举措打通了芯片设计端DFT测试图案与量产及系统级验证之间的链路，直接回应了先进芯片在ATE资源紧张背景下更多依赖系统级测试的行业趋势。

从EDA产业视角看，其价值在于“一次生成、多环境复用”：设计团队无需为不同测试环境单独开发测试向量，测试图案在ATE、SLT与台架间保持一致性，缩短量产导入周期。这反映了EDA竞争焦点从“设计与仿真”向“设计—制造—量产全链路协同”的迁移。

2.2 多工艺混搭：Intel旗舰CPU的芯粒方案落地

Intel下一代Nova Lake-HX移动处理器的封装布局信息显示，旗舰移动CPU正全面转向多芯粒拼装：HX版采用6颗芯粒堆叠封装，实现28核（8P+16E+4LPE）规格，封装面积12×30mm、约360mm²；其核心特点是三种工艺混搭——计算模块采用台积电N2P，图形模块采用Intel 3-E，SoC枢纽与外围控制模块采用Intel 18A-P，另配两颗被动填充芯粒。H版则缩减至12核、276mm²。

这一方案的产业含义有两层：

其一，制程选择成为模块化决策。 不同功能模块依据性能、功耗与成本诉求选择最适配的工艺节点，计算单元追求性能极值采用N2P，而控制与枢纽逻辑则由自有工艺承担。制造工艺的采购策略由此从“整芯片选节点”细化为“按芯粒选节点”，这对工艺评估、IP复用与成本核算的颗粒度提出了更高要求。

其二，测试与设计链路同步承压。 多芯粒封装引入了KGD（已知良好裸片）验证需求，芯粒级、封装级、系统级三级测试分层成为必然，这与前述Tessent扩展SLT链路的动向形成呼应——上游EDA与制造形态的演进是同一场产业变化的两面。

2.3 并非单向演进：Chiplet与单晶粒的分野

值得注意的是，芯粒化并非所有场景的最优解。英伟达Vera CPU团队公开承认，过去十年云端CPU为追求核心数量与Chiplet布局牺牲了单线程性能与IPC；而Agentic AI要求CPU在GPU与CPU的高速循环中快速完成顺序任务，迫使设计思路逆转——Vera放弃Chiplet，将88个Olympus核心、176线程集成于单晶粒。

这说明产业正在形成更精细的判断框架：通用大规模并行场景倾向芯粒化以摊薄成本、灵活组合工艺；而低延迟、高IPC的串行关键路径则倾向回归单晶粒。 多工艺混搭与单晶粒方案将在不同工作负载定位中长期并存。

2.4 对国产产业链的启示

上游环节的这两条动向对国产芯片设计生态具有直接参照意义。其一，SLT占比提升意味着国产测试设备与EDA DFT工具存在切入窗口，多环境测试图案复用是潜在的差异化方向。其二，多工艺混搭方案降低了“单一先进制程不可得”的约束——芯粒架构允许以国内可得工艺承担SoC与控制模块，将关键计算模块的制程压力局部化，这也是沐曦等国产GPU厂商推进规模化商用的路径基础。EDA工具链对多芯粒设计、异构集成验证的支持能力，将成为评估国产EDA成熟度的关键指标之一。

综上，上游正在经历“测试链路延伸”与“工艺颗粒细化”的双重演进，设计公司对上游工具与工艺的调用方式，正从选购单点能力转向编排全链路资源。

三、产业链中游：设计范式转变

2026年，芯片设计产业的中游环节正经历一场罕见的设计逻辑重构。长期以来，“更多核心、Chiplet拆分、工艺混搭”几乎是高性能CPU设计的默认答案，而Agentic AI工作负载的爆发，正在迫使这一共识出现分化和逆转。

3.1 英伟达的自我修正：从多核堆叠回到单核性能

英伟达Vera CPU团队罕见公开承认，过去十年云端CPU为追求核心数量与Chiplet布局，牺牲了单线程性能与IPC（每时钟周期指令数）。这一“弯路”在AI推理场景中被急剧放大：Agentic AI要求GPU与CPU之间高速循环协作，CPU必须快速完成大量顺序任务，任何单线程瓶颈都会造成昂贵的GPU算力闲置。

为此，Vera做出了与行业主流相反的选择——彻底放弃Chiplet，将88个Olympus核心、176线程集成于单一晶粒，官方称其单核性能最高可达AMD某竞品的数倍水平。这一转向的意义不在于某款产品，而在于数据中心CPU设计逻辑的重新排序：当AI智能体成为主要负载，CPU的价值锚点从“并行吞吐”部分回归“串行响应速度”。

值得注意的是，这次修正来自Chiplet路线最大的受益者之一。英伟达的表态说明，Chiplet并非普适最优解，其经济性取决于负载特征——这是对过去几年“万物皆可Chiplet”叙事的一次重要校准。

3.2 Intel反向操作：旗舰移动CPU全面芯粒化

耐人寻味的是，就在英伟达弃用Chiplet的同时，Intel却把Chiplet路线推向了旗舰移动端。下代Nova Lake-HX移动处理器封装布局曝光：采用6颗芯粒堆叠封装，28核（8P+16E+4LPE），封装尺寸约360mm²，且三种工艺混搭——计算模块采用台积电N2P，图形模块采用Intel 3-E，SoC枢纽与外围控制模块采用Intel 18A-P，另配两颗被动填充芯粒。H版缩减至12核、276mm²。

这标志着Intel旗舰移动CPU全面转向多芯粒拼装。其产业逻辑与英伟达并不矛盾：移动端对成本、良率与供应链弹性敏感，Chiplet允许不同模块各取所长（借力台积电先进制程弥补自家工艺波动），并为后续迭代保留模块化空间。两家公司的“分歧”实为对各自负载场景与供应链地位的最优解。

3.3 路线分化中的定位图谱

3.4 新变量：存算一体切入推理市场

设计范式转变并不止于CPU架构本身。铭芯启睿（MemSilicon）完成超4亿元A轮融资，博原资本领投，博世创投、米哈游、兆易创新、小米战投等跟投，老股东集体加注，前Graphcore总裁卢涛出任CEO。公司战略升级为存算协同路线，以RRAM阻变存储器打造存内计算引擎，瞄准Agentic AI时代的大模型推理市场，主张高Token速度、低成本推理。当智能体推理对“每Token成本与延迟”极度敏感，存储墙问题催生的非冯·诺依曼架构，正在成为中游设计端的第三条路线。

同期，国产设计公司在成熟路线上也开始兑现商业价值：沐曦股份2026年前三季度预计营收25.41亿—31.06亿元，同比增长105.60%—151.29%，归母净利润5.87亿—7.17亿元，实现扭亏为盈；其中曦云C600于2026年5月量产，搭载144GB HBM3e显存，规格超过英伟达H20的96GB。

3.5 小结

中游设计端正从“一条共识路线”走向“按负载定制的多路线并行”：英伟达为响应速度牺牲封装灵活性，Intel为成本弹性拥抱深度芯粒化，存算一体则在推理侧开辟非冯架构增量。对国产设计企业而言，这既是追赶窗口——主流范式尚未锁死；也是试炼场——路线选择能力本身，正在成为比单点性能更重要的竞争力。

四、产业链下游：软件生态与部署

芯片设计的竞争，正在从“流片那一刻”向“部署那一刻”延伸。当硬件性能差距逐步收窄，真正决定客户选择权的，往往是下游的软件栈——调度、编排、安全与运维能力。近期两条产业动态清晰地勾勒出这一趋势：英伟达将Run:ai以Apache 2.0许可证全面开源，强化Kubernetes（K8s）GPU编排生态；Intel则通过优化TDX机密计算的性能细节，降低可信虚拟机的运行开销。两者共同指向一个结论：软件栈已成为硬件竞争的关键配套，是芯片厂商锁定工作负载的核心手段。

4.1 英伟达开源Run:ai：编排层成为生态护城河的新支点

英伟达将此前收购的Run:ai GPU编排平台全面开源，发布内容涵盖KAI Scheduler调度器、CUDA 13.4 GPU切分、配额管理及基于Kind的本地开发环境，面向Kubernetes集群的多租户GPU资源编排。这一动作的产业含义有三层：

其一，降低AI算力调度平台的使用门槛。 企业在K8s上部署大模型训练与推理任务时，长期面临GPU切分、多租户配额、任务调度等工程难题。Run:ai开源后，企业可以零许可成本获得生产级的调度能力，加速AI工作负载向GPU集群迁移。

其二，巩固CUDA及数据中心软件生态。 开源并非“放弃控制”，而是一种更深层的绑定策略：KAI Scheduler与CUDA 13.4 GPU切分深度耦合，企业越是围绕Run:ai构建调度体系，其GPU基础设施与英伟达硬件栈的耦合度就越高。这是典型的“标准卡位”——通过占据编排这一承上启下的关键层，将上层K8s生态的流量导入自家硬件。

其三，向开源社区输出事实标准。 Apache 2.0许可证允许商业使用与二次开发，第三方推理引擎、国产GPU厂商理论上都可接入，但调度器针对英伟达硬件的优化深度仍将构成隐性差异。

从芯片设计的视角看，这一逻辑同样适用于追赶者。沐曦股份2026年前三季度预计营收25.41亿至31.06亿元、同比增长105.60%至151.29%，并实现归母净利润5.87亿至7.17亿元的扭亏为盈，其曦云C600 GPU已规模化商用并搭载144GB HBM3e显存——但硬件规格只是入场券，能否复制“CUDA+编排+运维”的全栈体验，才是决定其能否从“卖芯片”升级为“卖算力平台”的关键。同样，铭芯启睿（MemSilicon）完成超4亿元A轮融资并转向RRAM存内计算路线、瞄准Agentic AI推理市场，其“高Token速度、低成本”的主张最终也需要通过软件工具链兑现为部署侧的可感知价值。

4.2 Intel优化TDX：机密计算的性能补课

在生态编排之外，部署侧的另一条主线是安全与性能的平衡。Intel工程师Rick Edgecombe向Linux内核邮件列表提交补丁，移除TDX（信任域扩展，Intel面向机密计算的核心技术）在内存KeyID切换时不必要的软件缓存刷新逻辑，共删除66行代码，涉及x86/virt/tdx及KVM模块。

这一改动的背景颇具代表性：早期架构设计时误认为需要软件辅助刷新缓存，后经验证量产硬件可自行处理。移除冗余逻辑后，TDX虚拟机的内存迁移与运行效率有望显著提升。补丁基于Linux 7.3-rc1，目前仍在评审中。

这个案例的价值不在于66行代码本身，而在于它揭示的产业规律：机密计算等新兴部署技术的成熟，是硬件架构、内核软件与应用需求三方反复校准的过程。 随着企业对数据安全的合规要求趋严，TDX、SEV-SNP等机密计算方案正成为云上AI部署的默认选项之一，其性能开销每降低一分，硬件厂商在安全敏感型工作负载上的竞争力就增强一分。这与英伟达开源Run:ai形成呼应——前者做“安全部署的性能优化”，后者做“调度部署的生态扩展”，共同印证软件栈已成为硬件竞争的关键配套。

4.3 小结：部署侧的三点判断

第一，软件栈的竞争权重持续上升。 硬件规格趋于同质化的背景下，调度器、切分能力、机密计算支持等软件要素，正成为采购决策的隐性分水岭。

第二，开源成为生态卡位的标准打法。 英伟达以Apache 2.0开源Run:ai，表明头部厂商愿意以“开源换标准”，用编排层的开放换取硬件层的绑定，追赶者需警惕“用了开源、锁死硬件”的路径依赖。

第三，下游软件能力是国产突围的必修课。 沐曦的扭亏证明了国产GPU可以靠硬件性能打开市场，但从“卖得动”到“用得住”，仍需在编排、机密计算、部署运维等下游环节持续投入。软件生态的厚度，将决定国产芯片产业突围的最终高度。

五、数据与竞争动态

芯片设计产业在本报告期呈现出鲜明的“业绩分化”与“资本回暖”双重信号：一方面，头部国产GPU企业沐曦股份交出首份盈利级业绩预告，标志着国产替代从“讲故事”进入“看报表”阶段；另一方面，以RRAM存算路线为代表的新兴架构路线获得产业资本超4亿元注资，资本端开始为“后CUDA时代”的差异化竞争下注。两条线索共同勾勒出当前竞争动态的核心逻辑——技术架构转向与商业模式验证正在同步发生。

5.1 沐曦业绩预告：从扭亏到规模化的关键一跃

沐曦股份发布2026年前三季度业绩预告：预计营收25.41亿至31.06亿元，同比增长105.60%至151.29%；归母净利润5.87亿至7.17亿元，较上年同期亏损3.46亿元实现扭亏为盈。

这一业绩拐点的核心驱动力是曦云C系列GPU的规模化商用。C500于2024年2月量产，性能对标英伟达A100，完成了从0到1的验证；C600于2026年5月量产，搭载144GB HBM3e显存，显存规格已超过英伟达H20的96GB，成为出货主力。在出口管制持续收紧、H20供应受限的市场背景下，C600以显存容量为主要卖点切入大模型推理与训练场景，获得了国产算力采购的真实订单支撑。

从财务结构看，沐曦的意义在于验证了国产GPU“研发投入—产品量产—收入放量—盈利覆盖”的完整商业闭环。对于一级市场大量尚未盈利的GPU设计公司而言，沐曦的报表提供了一个可参照的路径样本：营收体量跨过25亿元门槛后，规模效应足以摊薄高额研发费用，进入正循环。

5.2 融资端：RRAM存算路线获资本背书

与沐曦的业绩验证相呼应，资本端也在为差异化技术路线定价。10月19日，铭芯启睿（MemSilicon）宣布完成超4亿元A轮融资，由博原资本领投，博世创投、米哈游、兆易创新、小米战投等跟投，且老股东集体加注。

本轮融资有两个值得关注的信号：其一，投资方组合横跨汽车产业资本（博世系）、内容与算力需求方（米哈游）、存储龙头（兆易创新）与终端厂商（小米），说明RRAM存内计算路线同时获得了“供给端+需求端”的双重认可；其二，前Graphcore总裁卢涛加入担任CEO兼联合创始人，公司战略升级为“存算协同”路线，资金将用于RRAM阻变存储器产业化及新产品LPU研发，瞄准Agentic AI时代大模型推理市场，主张以RRAM存内计算打造高Token速度、低成本的推理引擎。

从产业逻辑看，大模型推理成本正成为AI应用普及的主要瓶颈，而存内计算通过消除存算之间的数据搬运，在推理场景具备天然能效优势。资本选择在此时押注RRAM路线，本质是对“传统GPU之外的推理算力形态”的期权式投资。

5.3 双重验证下的竞争格局

业绩与资本的双重信号，指向一个正在重构的竞争格局。国产GPU企业在成熟生态内做“可替代供给”，而存算路线则试图在架构层面开辟非对称竞争维度。

值得注意的是，英伟达与Intel的动态也从侧面印证了架构转向的行业性。英伟达Vera CPU团队罕见承认过去十年为追求核心数量与Chiplet布局牺牲了单线程性能，Agentic AI的爆发迫使设计思路逆转——Vera放弃Chiplet，将88个Olympus核心、176线程集成于单晶粒，以应对GPU与CPU间高速循环中CPU的顺序任务瓶颈。Intel下代Nova Lake-HX则反向走到极致：6颗芯粒、28核、台积电N2P与Intel 3-E、18A-P三种工艺混搭。头部厂商在“单晶粒极致单核”与“多芯粒异构集成”之间的路线分叉，说明架构选择尚无定论，这为存算等新路线留出了窗口期。

此外，英伟达将GPU编排平台Run:ai以Apache 2.0开源，涵盖KAI Scheduler、CUDA 13.4 GPU切分等组件，进一步降低其软件生态的使用门槛，巩固CUDA体系对AI工作负载的绑定。这意味着国产GPU与新兴路线不仅要拼硬件规格，还需在软件栈层面应对生态挤压。

{"type":"dashboard","title":"本期竞争动态关键数据","cards":[{"icon":"📈","num":"25.4-31.1亿","label":"沐曦前三季营收预告","desc":"同比增长105.60%-151.29%"},{"icon":"💰","num":"5.87-7.17亿","label":"沐曦归母净利预告","desc":"上年同期亏损3.46亿元，实现扭亏"},{"icon":"🧠","num":"144GB","label":"曦云C600 HBM3e显存","desc":"超过英伟达H20的96GB"},{"icon":"🏦","num":"超4亿元","label":"铭芯启睿A轮融资","desc":"博原资本领投，老股东集体加注"},{"icon":"⚡","num":"700 TOPS","label":"Intel下一代机器人SoC目标","desc":"较现役180 TOPS提升近4倍，2028年推出"}]}

5.4 小结

本报告期的数据与竞争动态可归纳为三点判断：第一，沐曦25.4亿至31.1亿元营收与近7亿元净利预告，是国产GPU规模化盈利的首个标志性样本，行业叙事正从“技术追赶”切换为“商业兑现”；第二，RRAM存算路线获超4亿元A轮及产业资本背书，叠加卢涛等国际化团队加入，表明资本已开始为Agentic AI推理时代的非CUDA路径布局；第三，英伟达、Intel在CPU架构上的路线摇摆与软件生态卡位，共同提示竞争的核心变量已从单点制程之争，转向“架构范式×软件生态×商业验证”的系统性博弈。国产设计企业能否在多重维度上持续兑现数据，将是后续观察的重点。

六、趋势判断与展望

6.1 推理算力成为架构分化的原动力

随着大模型应用从训练主导转向推理主导，产业对算力的需求逻辑正在发生根本变化：推理更强调Token生成速度、单位成本与响应延迟，而非峰值算力堆叠。这一转变正在驱动芯片设计架构出现三条并行的分化路径。

路径一：存内计算走向产业化落地。 存算协同路线的代表企业铭芯启睿（MemSilicon）于10月宣布完成超4亿元A轮融资，由博原资本领投，博世创投、米哈游、兆易创新、小米战投等跟投，老股东集体加注。资金将用于RRAM阻变存储器的产业化及新产品LPU研发。前Graphcore总裁卢涛出任CEO，公司战略明确瞄准Agentic AI时代的大模型推理市场，主张以RRAM存内计算打造高Token速度、低成本的推理引擎。存内计算通过消除存算之间的数据搬运瓶颈，在推理场景下具备天然的成本与能效优势，从实验室走向商业化的信号正在增强。

路径二：单晶粒高IPC设计的回归。 英伟达Vera CPU团队罕见承认，过去十年云端CPU为追求核心数量与Chiplet布局牺牲了单线程性能与IPC。而智能体AI的爆发要求CPU在GPU与CPU间的高速循环中快速完成顺序任务、避免GPU闲置，迫使设计思路逆转。Vera放弃Chiplet，将88个Olympus核心、176线程集成于单晶粒。这一转向说明：架构路线并非单向前行，而是随负载特征动态调整——训练时代 favour 面积扩展，推理时代则重新重视单核效率。

路径三：Chiplet在通用计算中继续深化。 与Vera的“逆行”形成对照，Intel下一代Nova Lake-HX移动处理器采用6颗芯粒堆叠封装实现28核（8P+16E+4LPE），并混搭三种工艺——计算模块用台积电N2P、图形模块用Intel 3-E、SoC枢纽用Intel 18A-P。这表明Chiplet在需要工艺组合灵活性与成本优化的通用SoC场景中依然是主流方向。三条路径并非互斥，而是分别对应不同负载与成本结构的“分而治之”。

6.2 专用SoC成为新的增长点

在通用AI芯片之外，专用SoC正在成为芯片设计产业的新增长引擎。典型案例是英特尔在韩国半导体会议上披露的下一代机器人SoC路线图：代号Razor Lake-AX，预计2028年推出，AI算力目标700 TOPS，相比现役Panther Lake平台的180 TOPS提升近4倍，预计搭载16或32个Xe3P图形核心，拥有更宽内存位宽并可能集成封装内内存。机器人、智能驾驶、边缘智能等场景对“AI算力+实时控制+低功耗”的复合需求，正是通用GPU难以覆盖的差异化空间，专用SoC由此获得明确的产品定义与量价支撑。

6.3 国产力量的窗口期

国产厂商在本轮架构转向中展现出实质进展。沐曦股份2026年前三季度业绩预告显示，预计营收25.41亿至31.06亿元，同比增长105.60%至151.29%，归母净利润5.87亿至7.17亿元，实现扭亏为盈；其曦云C600于2026年5月量产，搭载144GB HBM3e显存，显存规格超过英伟达H20的96GB。国产GPU从“能用的替代品”向“有竞争力的商业产品”过渡的拐点正在显现。

软件与工具链生态同样在补齐：英伟达将Run:ai以Apache 2.0开源，降低GPU编排门槛的同时也提示了生态卡位的重要性；西门子EDA将Tessent测试流程扩展至PCIe执行，回应了先进芯片在ATE资源紧张下更多依赖系统级测试的趋势；英特尔持续优化TDX机密计算效率。这些“底层基建”环节的成熟度，将成为国产架构路线能否兑现商业价值的隐形分水岭。

6.4 小结

展望未来三至五年，芯片设计产业将呈现“一超生态、多路线分化、专用市场崛起”的格局：推理需求重塑架构评价标准，存内计算、单晶粒高IPC与Chiplet并行发展，机器人等专用SoC打开增量空间；国产厂商若能在量产良率、软件栈与测试验证环节同步跟进，有望在这一轮架构重构中获得超越以往的地位跃迁窗口。