HBM吃掉一半4nm，逻辑厂慌了

一个存储器厂商，第一次把先进制程的产能话语权握在了手里。据韩国媒体报道，三星电子旗下晶圆代工部门三星Foundry正在把4nm节点（内部代号SF4）的产能，大规模划给HBM4的基底die（base die）制造——韩媒给出的说法是接近一半。与此同时，TrendForce统计显示，2Q26 DRAM产业收入同比大增59.5%，创下历史单季新高。

这两件事放在同一张桌子上看，结论只有一个：AI正在把存储器从配角推上主桌，而整个芯片产业链的权力结构，正在围绕3D堆叠重新洗牌。

“编者注（数据口径更正）：本文初稿将2Q26 DRAM收入表述为「环比上涨59.5%、达近1547.3亿美元」。经核查，该表述存在口径问题——DRAM全行业年收入约在1500亿美元量级，单季收入不可能达到1547.3亿美元；而59.5%的涨幅与历史上任何单季环比数据（通常在±30%以内）也不符，更符合TrendForce口径下的同比涨幅。因此本文统一按「同比」口径展开分析，绝对金额因信源口径存疑暂不引用，待TrendForce正式报告发布后再行补充。

💰 一年之间，DRAM行业收入涨了近六成

做了二十多年存储行业分析的人，很少见过这样的报表。

存储器行业历史上是一门标准的周期生意：供过于求，价格崩盘；供给收缩，价格反弹。收入曲线像心电图，起起伏伏，但年度同比涨59.5%这种斜率，只有AI时代的报表上才第一次见到。

但TrendForce最新发布的统计就是如此：受传统DRAM合约价大幅上涨拉动，2Q26 DRAM产业总收入同比增长59.5%，创下历史单季新高。驱动因素写得清清楚楚——LLM训练和AI推理扩张带动AI服务器需求，推高了HBM3e、LPDDR5X和大容量RDIMM的出货；而Agentic AI应用的爆发，正在各个容量段进一步拉动RDIMM需求。

这里面最值得玩味的是Agentic AI。训练是一锤子买卖，推理是细水长流，而Agent要「自主干活」，意味着模型要在内存里反复读写上下文——每一轮工具调用、每一次多步规划，都是对内存容量和带宽的双重索取。训练吃HBM，推理吃RDIMM，Agent两头一起吃。

产业逻辑也随之改变：DRAM不再是被砍价的标准件，而是AI基础设施里和GPU同级的关键部件。定价权回来了，供给弹性却没有——这正是下一节故事的伏笔。

🧱 三星把SF4产能，让给了HBM4的基底die

平泽园区，P2和P3厂区，S5和S6产线。这是三星SF4工艺的大本营。

据韩国媒体报道，三星Foundry正在为HBM4的基底die制造调配大量产能——该报道给出的说法是，4nm基底die订单将吃掉SF4接近一半的制造产能。剩下的部分，才轮到外部客户的ASIC设计。

不过必须先把信源性质说清楚：「一半产能」目前只是韩国媒体援引不具名业内人士的说法，三星官方未予确认，也没有产能利用率的硬数据佐证。把它理解为「HBM4基底die在SF4上占据前所未有的高份额」这一方向性判断更稳妥，「50%」这个具体数字宜视为报道给出的上限，而非精确事实。

为什么HBM4的基底die要用4nm？答案藏在客户的需求变化里。HBM4以及后续的HBM4E，客户（也就是那些做AI加速器和ASIC的厂商）开始要求基底die填充定制逻辑：把内存控制器、PHY这些原本放在主计算chiplet上的模块，直接做进HBM的基底die里，从而显著减少这些功能在主计算芯片上占用的面积。

用一张图看清楚HBM4堆叠里的分工：

基底die位于整个HBM堆叠的最底层，是DRAM die与GPU/ASIC之间的「交通枢纽」。过去它是标准件，谁做都一样；现在客户要把定制逻辑塞进去，它就变成了一个事实上的小型SoC——而4nm正是能把这些逻辑塞得又密又省电的甜点节点。

对三星来说，这是一步妙棋，也是一步险棋。妙在：存储（HBM）+代工（SF4）+封装在集团内部形成闭环，HBM4基底die成为三块业务之间的粘合剂；险在：如果「一半产能」的说法属实，等于把相当大比例的先进制程产能押在HBM4上，把「逻辑代工服务」的牌桌位置部分让渡给了存储生意。

至于产能分配的优先级问题，目前没有公开证据显示三星已正式调整外部客户的排产顺序。但从产能的物理约束出发，可以做一个推测性推演（注意：这是逻辑推断，不是已证实的排产事实）：当SF4的很大一部分被划给HBM4基底die，剩余产能的分配必然趋紧，HBM4基底die作为集团内部生意，其优先级排在外部ASIC订单之前，是产业逻辑上的合理结果。

🔗 权力重构：存储厂第一次站到了逻辑链上游

过去二十年的芯片产业分工，是一条清晰的直线：设计公司画图，代工厂制造，存储厂卖标准件，封装厂做后道。HBM4正在把这条直线掰弯。

当客户要求在基底die上定制内存控制器和PHY时，「存储器」和「逻辑芯片」的边界就模糊了。HBM4不再是一颗内存，而是一个融合了存储、逻辑和封装的系统级部件。谁能主导基底die的定义权，谁就在AI芯片的价值分配里多切一刀。

从HBM3e到HBM4E，演进路径已经清晰：

这个变化对ASIC客户尤其关键。前述韩媒报道援引业内人士的说法称，HBM4基底die的定制能力「对外部ASIC客户最大化设计性能变得格外重要」——同样属于未具名信源，采信需谨慎，但技术逻辑本身站得住：AI ASIC的竞争已经卷到了存算之间那几毫米的距离，控制器离DRAM die越近，PHY越短，延迟和功耗就越低。把控制器从计算chiplet上搬进基底die，等于把「最后一公里」修到了家门口。

于是出现了一个前所未见的三角关系：

产业判断在这里可以下得很明确：未来AI芯片的护城河，一半在计算die上，一半在堆叠方案里。只会做计算die的团队，会发现自己的性能天花板被别人捏在手里。

🖥️ 3D堆叠把EDA逼进了新领地

产业链上游的工具厂商，也闻到了变化的味道。

Semiconductor Engineering近期的一篇深度文章点破了这层窗户纸：随着AI芯片转向堆叠式、chiplet化的架构，EDA厂商正在重构成熟工具，以应对三大新命题——跨域分析（cross-domain analysis）、更快的方案探索（faster exploration），以及Agentic AI辅助设计。

为什么成熟工具不够用了？因为3D堆叠把过去「平面上」的问题全部变成了「立体中」的问题：

尤其当HBM4基底die塞进了定制逻辑，设计团队要同时面对DRAM die的热特性、4nm逻辑的功耗密度、堆叠界面上的信号与机械应力——这些过去分属不同工具、不同团队的领域，现在必须在一个设计闭环里求解。EDA厂商做的事情，本质上是把老工具拆开重装，让它们能「隔层说话」。

至于Agentic AI辅助，可以理解为EDA工具链的「自动驾驶」：探索空间大了几个数量级，靠人工遍历不现实，只能让AI代理在设计空间里自动做假设、跑仿真、收敛方案。这与DRAM侧Agentic AI应用拉动需求，形成了有趣的呼应——AI在需求端吃内存，在设计端也在吃EDA。

产业逻辑很直白：3D堆叠不是封装技术的局部改良，而是设计方法论的范式切换。EDA这盘棋，跟不上的玩家会在下一代AI芯片定义