0.42纳米突破，硅该退休了？

0.42纳米是什么概念？大约只有两个硅原子并排的宽度。

最近，台积电公司研究部门与阳明交通大学的联合团队 engineered 了一层0.42纳米的氧化铝界面，用来保护单层MoS₂晶体管中的电子输运，同时保持强栅极控制能力。同一时间，英特尔代工掌门人Naga Chandrasekaran向KeyBanc Capital Markets放话：14A节点的性能将做到与台积电A14「相差5%以内」。

一边在换材料，一边在卷节点，两条线指向同一个问题：硅的物理极限已经到了，接下来十年，先进制程到底怎么走？

🧪 0.42纳米：给MoS₂穿上一层防弹衣

先讲一个场景。在半导体研发圈，沟道材料从硅换成二维材料（比如MoS₂）这件事，论文已经写了十几年，方向图和迁移率曲线堪称「水文重灾区」。为什么迟迟上不了产线？卡点不在材料本身，而在界面。

二维材料只有一层原子厚，表面没有任何悬挂键可以「抓」住栅极介质。传统氧化层沉积上去，界面缺陷密密麻麻，电子一走就散，栅极控不住沟道——晶体管直接废掉。

这次台积电与阳明交大团队的做法，是 engineered 一层0.42纳米的氧化铝界面。这个厚度本身就是一个信号：它薄到不构成有效的等效氧化层厚度负担，又能作为保护层，让单层MoS₂里的电子输运不被界面态破坏，同时让栅极依然有强控制力。

用工程师的话说，这不是发明了一种新晶体管，而是解决了二维晶体管「能不能在真实工艺环境里活下来」的前提条件。

产业逻辑上，这一步的意义在于：硅沟道缩到极限后，短沟道效应让栅极失控、漏电飙升，业界公认的两条出路是换沟道材料（二维材料、碳纳米管）和换结构（CFET、堆叠纳米片）。台积电把二维材料的界面问题往前推了一大步，等于在「后硅时代」的赛道上提前落了一子。

不过也要泼一盆冷水：这是Corporate Research层面的成果，距离进入技术开发节点（比如A10、A7之类的未来世代）还有漫长的工艺集成、良率和设备适配要过。实验室里的一层完美界面，和产线上几万片晶圆的均匀性，是两个世界。

🏁 14A对A14：英特尔喊出「5%以内」

另一条战线上的火药味更直接。

Naga Chandrasekaran在与KeyBanc的交流中给出的判断是：Intel 14A节点的性能将在TSMC A14的5%以内，两者将在同一细分市场竞争。

这句话很妙，妙在它的模糊性。所谓「within 5%」，可能是领先5%，可能是落后5%，也可能是频率领先、功耗落后、密度打平的混合体。衡量一个节点的维度太多了：晶体管开关频率、功耗效率、逻辑密度，每一个都够写一篇对比评测。5%这个数字，更像是给客户和资本市场的一颗定心丸，而非一份技术规格书。

但英特尔这次给出的执行细节是实打实的：

• 14A计划2027年下半年进入风险试产，2028年大规模量产；
• 目前已在试产线上跑过数以万计的14A晶圆，正在做良率爬坡和小幅节点微调；
• 相比Intel 18A，14A在同功耗下性能提升15%-20%，或同性能下功耗降低25%-35%，同时伴随最高约30%的（密度相关）改进。

值得注意的是，素材里也承认Intel 18A正在展现出不错的能效和性能表现，而台积电的节点同样强劲。也就是说，这不再是「某个玩家掉队」的故事，而是两家头部厂商在A14/14A世代正面同题竞赛。

在业界私下的讨论里，有一种流传的说法是：14A这一代对英特尔是「不能输的仗」——18A证明了RibbonFET和PowerVia的可行性，14A则要证明这套平台能持续迭代、能留住大客户。5%这个说法能不能兑现，2027年见分晓。

📏 节点名字，早就不是纳米了

说到这里，必须讲一个老生常谈但总有人上当的事实：制程节点的数字，和实际尺寸早就没关系了。

「3纳米」「2纳米」「A14」「14A」——这些是营销代号，对应的是一代技术平台的综合指标：密度、性能、功耗、良率成本的组合拳。真要较真，今天的「2纳米」晶体管里没有任何一个关键尺寸是2纳米。所以当标题里出现「0.42纳米」时，很多人第一反应是「台积电跳了七八代」——不是的，那是氧化铝界面的物理厚度，是材料学意义上的数字，不是节点命名。

但恰恰是这种「数字的失效」，解释了当下产业的叙事焦虑：

1. 节点数字卷不动了，A14、14A这种命名干脆放弃了纳米单位，转向平台品牌；

2. 微缩的边际收益递减，同样一张晶圆，新一代节点成本越来越高，性能增益却越来越薄；

3. 叙事开始分叉——一家在卷「更省电、更密的硅」，另一家在讲「硅之外的沟道」。

（注：上图展示的是业界公认的两大技术方向，具体路线各厂商取舍不同。）

英特尔押注的是前者：RibbonFET加PowerVia的组合在18A上落地，14A继续深挖。台积电则两条腿走路——节点竞赛不松手，同时公司研究院在二维材料上提前布局。0.42纳米界面就是「第二条腿」迈出的一步。

据多位接近先进研发体系的人士透露，头部代工厂对二维材料的态度基本一致：可以慢，但不能缺席。硅还能再撑两三代，但材料替换的工艺学习曲线太长，必须提前十年埋线。

⚠️ 从实验室到量产，隔着千山万水

冷静看一下二维材料晶体管的产业化难度，你会发现0.42纳米只是「入场券」。

第一关是大面积均匀性。单层MoS₂的生长、转移，在几英寸样品上做得漂亮不难，放到300毫米晶圆上，每一处都要达到器件级一致，这是完全不同量级的问题。今天的ALD、CVD设备生态是为硅和传统介质构建的，二维材料的良率统计还没有真正意义上的量产数据。

第二关是整套工艺栈的重写。接触电阻、介质沉积、刻蚀选择比、缺陷检测——二维材料的引入不是换一个沟道那么简单，而是把FEOL前端工艺大半个流程重新发明一遍。设备厂商要跟着改工具，材料供应商要开发全新的前驱体和靶材。这是一条设备、材料、晶圆厂三方共同学习的长链路。

第三关是设计生态。EDA模型、标准单元库、PDK，全部要基于新器件特性重建。芯片设计公司不会为了一代看不清量产时间的材料去重写流程——除非晶圆厂给出足够强的能效或密度甜头。

所以合理的推演是：硅结构微缩（纳米片、CFET）至少还能服务两个技术世代，二维材料作为「后备沟道」在2030年代初期之前完成工艺准备。英特尔14A在2027-2028年的量产，和台积电A14的推进，仍将是硅的故事；MoS₂的故事，主角此刻还在研究院的大楼里。

但反过来说，正因为硅的每一个世代越来越贵、越来越难，界面级的研究成果才值得被认真对待——它是为数不多被头部厂商用真金白银验证过的「B计划」。

小结

把两条新闻放在一起看，脉络就清楚了：英特尔的14A要用「5%以内」证明自己回到了牌桌，台积电的0.42纳米氧化铝界面则在暗示——硅的牌局终有终局，下一副牌已经开始洗了。

节点数字会继续失效，材料替换会继续缓慢，但方向不再有悬念：结构创新吃红利、材料创新换赛道，两条腿缺一不可。对整个产业链来说，值得盯的不是哪一家赢了下一个节点，而是二维材料的工艺集成什么时候从论文关键词，变成PDK里的一个选项。那一天到来之前，硅依然是王；那一天到来之后，今天的A14和14A，回头看不过是后硅时代序章里的两个脚注。