光刻机的两个平行世界，正在拉开

同一家 ASML，正在同时卖两种完全不同的未来。

一边，CXMT 和 YMTC 据报道已经把足够支撑未来三年扩产计划的 DUV 光刻机搬进了仓库，哪怕供应链明天就断，产线也能继续爬坡。另一边，Intel Foundry 和 ASML 在 SPIE 会议上正式宣布：High NA EUV 不再只是研发工具，而是量产技术。

一个在囤昨天，一个在下注后天。这两个平行世界之间隔着的，不只是几亿美元的设备差价，还有技术封锁划出的鸿沟。

📦 囤货的算术：三年弹药，仓库见

金句开场：最贵的保险，往往在最便宜的时点买。

据英国《金融时报》报道，CXMT 与 YMTC 已经从 ASML 手里拿到了足够数量的 DUV 浸没式光刻机，足以支撑未来三年的扩产计划——前提是，即使从今天起被完全切断供应，它们也能按既定节奏继续扩产。

注意这里的措辞：不是「支撑当前产能」，而是「支撑增长计划」。这意味着这批库存设备不仅能维持现有产线，还能让新厂房继续上机。

为什么是现在？因为窗口正在关闭。美国政府正据报道向荷兰政府施压，要求彻底停止这类较老旧 DUV 设备对华出口。而在最新的两党法案《多边硬件技术管制对齐法案》（MATCH Act）中，美方考虑迫使盟友国家将出口管制范围扩大到这些老一代 DUV 机器。

对 ASML 来说，这笔账冷冰冰地写在财报预测里：如果法案通过，其今年预测营收中将近五分之一可能瞬间蒸发。

pie

title ASML 营收结构风险(约)

潜在受影响中国区营收 : 20

其余全球市场 : 80

产业逻辑很直白：DUV 是 CXMT 做 DRAM、YMTC 做 3D NAND 的主力图形化工具，这类设备没有 EUV 替代路线，短缺一天就是产能缺口一天。对买方，囤机是把地缘风险折算成库存成本的理性对冲；对卖方，是「能交货的年份赶紧交」的收入锁定。据多位接近设备渠道的人士透露，双方在这件事上的默契程度，远高于公开表态所呈现的样子。

囤货从来不是胜利，而是对不确定性的一次性买断。三年之后呢？没有人回答。

🚀 另一边：High NA EUV 正式上桌

金句开场：从实验室到产线的距离，往往要用十年和几百亿美元来丈量。

在 SPIE 光掩膜与极紫外光刻会议上，Intel Foundry 与 ASML 给出了一条关键边界线：High NA EUV（高数值孔径极紫外光刻）已经跨过了「仅供研发使用」的阶段，成为一项量产技术。英特尔方面报告称，相关晶圆已在其产线上完成加工。

这一步为什么重要？回顾 EUV 光刻的历史，每一代设备从出货到真正量产，中间都隔着良率爬坡、产线适配、材料磨合的漫长隧道。High NA EUV 此前被业界诟病的，恰恰是「机器到了，生态没到」。现在 Intel Foundry 亲自下场把这句话改写了。

而紧跟其后的时间表，才是真正的重头戏：

在这份 ASML 于 SPIE 前夕发布的合作新闻稿中，三星电子 确认计划在 2028 年将 High NA EUV 用于先进 DRAM 内存的大规模生产；台积电 则计划从 2031 年开始，在先进逻辑制程量产中导入 High NA EUV。各方还计划在 2031 年前建成 12 英寸掩膜试点线，为 2033 年 High NA EUV 先进制程投产做好准备。

产业判断：High NA EUV 的落地顺序耐人寻味——不是逻辑芯片打头阵，而是 DRAM 挑了 2028 年这个先手。这背后是存储芯片「单位面积即成本」的残酷经济学，容不得半点图形化效率的浪费。

🔧 12英寸掩膜：High NA 的经济学答案

金句开场：光刻机的革命，一半发生在光源上，另一半发生在一块玻璃上。

这次 ASML 联合三大先进制程玩家共同宣布的核心工程动作，是将 High NA EUV 光刻系统从传统的 6 英寸掩膜（光罩）过渡到 12 英寸掩膜。

为什么要动掩膜？因为 High NA EUV 的数值孔径变大后，单次曝光的视场缩小，传统 6 英寸掩膜方案会出现所谓「半场」拼接（stitching）问题——同一颗芯片要被拆成两半，分两次曝光再拼回来。拼接处哪怕有纳米级的误差，良率就会出问题；而且两次曝光意味着产出效率的折损。

12 英寸掩膜的意义就在于：一次曝光覆盖完整的芯片视场，拼接问题从根上化解，机台生产效率提升，制造成本随之下行。

注意时间差的安排：12 英寸掩膜试点线在 2031 年前建成，比 2033 年的先进制程投产提前两年。这不是慢，而是快——掩膜、量测、图形化整个配套生态必须与设备同步成熟，才不会重演「机器到了没人会用」的尴尬。

此前 imec 与英特尔等机构已各自针对 High NA 带来的单芯片最大面积减半问题提出解决路径，12 英寸掩膜方案则是产业界给出的集体答案。

💾 DRAM，一个即将短兵相接的交叉点

金句开场：地缘分出两个世界，但市场只认一个价格。

把两条线索叠在同一张图上，最有意思的交汇点是 DRAM。

CXMT 用囤积的 DUV 扩产 DRAM；三星电子 则计划 2028 年直接把 High NA EUV 用于先进 DRAM 的大规模量产。这意味着，几年之后，同一条 DRAM 产品的两个阵营将正面相逢——一边是 DUV 多重图形化路线，一边是 High NA EUV 单次成型路线。

两个世界用一张表看清楚：

产业逻辑上，DUV 路线打的是「存量产能 + 在地市场」的规模牌；High NA 路线打的是「图形化效率 + 单芯片面积」的技术牌。DRAM 是标准品，价格说了算，届时两条路线将在同一张报价单上被消费者用脚投票。这才是「平行世界」最残酷的地方——技术可以隔离，价格无法隔离。

⚖️ 平行世界会合流吗

金句开场：封锁能画出边界，但画不出终点。

回到 ASML 的处境。如果 MATCH Act 落地，DUV 对华出口归零，这家公司将近乎完全失去中国市场的直接敞口——今年预测营收的五分之一面临消失。而囤货的中国厂商，买的是三年时间。三年之后，DUV 库存耗尽而替代设备未补齐，缺口会重新打开；反之，若国产替代在关键环节取得突破，囤货的意义就从「续命」变成「换血」。

另一侧，High NA EUV 的商业化确认，意味着最先进的图形化能力将进一步向少数玩家集中：Intel Foundry、三星电子、台积电 三家加 ASML 一家，构成一个封闭且昂贵的俱乐部。设备单价的攀升与玩家数量的收敛，是这个行业的长期惯性。

值得冷静看待的是，两条线并非简单的「追赶与被追赶」。DUV 世界的厂商在 3D NAND 的堆叠层数、DRAM 的工艺优化上仍有自己的迭代空间——YMTC 的 Xtacking 架构走的正是「绕开光刻单点极限、用架构换密度」的路数。技术竞争从来是多维的，光刻机只是其中一维。

小结

囤三年的 DUV 是对断供的买断，High NA EUV 上产线是对未来的下注，ASML 同时活在两个平行世界里，营收却只在一个账本上。三年后，DUV 库存会耗尽，12 英寸掩膜试点线将建成，DRAM 两条路线将在同一张价格表上相遇。平行世界终将合流——只是届时谁的图形化成本更低，谁就拥有定义价格的权力。这局棋，才刚下完开局。