🏢 公司C档 · NaN分

麒麟2026,咋把功耗降了58%?

··约1分钟阅读

📋 总体概括

何庭波韬定律论文再更新,麒麟2026实测显示:晶体管密度提升55%的同时,NPU功耗降66%、GPU降58%、CPU降41%,峰值算力达70 TOPS。本文拆解逻辑折叠为何堆得更高反而更凉,以及制程受限下设计补偿路线的产业逻辑与风险。

📄 正文

9月4日,华为半导体业务部总裁何庭波的韬定律论文再度更新。这一次,她正面回应了外界对LogicFolding(逻辑折叠)最尖锐的质疑:晶体管往上堆,会不会更热?实测数据给出了反直觉的答案——密度提升55%,NPU功耗反降66%,GPU降58%,CPU降41%。当先进制程依然是奢望,华为选择在垂直方向上重写摩尔定律。这不只是一篇论文的更新,更像是制程受限者交出的一份生存算法。

📐 一个敢叫"定律"的论文,凭什么

摩尔定律减速的地方,往往就是新定律出生的地方。

9月4日,何庭波团队的韬定律论文迎来更新,这次的焦点非常明确:回应LogicFolding备受关注的功耗与发热问题,并首次披露麒麟2026的更多实测数据。在此之前,业界对"逻辑折叠"最大的疑虑恰恰是热的——把更多有源晶体管垂直堆叠,单位面积功率密度肉眼可见地上去了,直觉上就是一个小火炉。据多位接近产业链的人士透露,论文发布前外界专家的第一个追问,几乎都落在热上。

论文的回答相当直接:传统观点认为堆叠会进一步推高功率密度和发热,但麒麟2026的实测结果恰恰相反。作为首款采用LogicFolding的移动SoC,其晶体管密度从上一代麒麟9030 Pro的约1.55亿颗/mm²,提升至2.38亿颗/mm²,单代提升55%。论文还特意给了一个参照系:这个提升幅度,相当于此前依靠传统几何微缩连续三年才能拿到的密度收益。

这就是韬定律底层的产业逻辑:当平面微缩的成本曲线越来越陡,通过逻辑折叠这类设计-工艺协同手段,依然可以在单代之内追回三年的进步。把经验规律冠以"定律"之名,既是方法论的自信,也是叙事的需要——在设备受限的前提下,华为需要向整条产业链证明一件事:节点落后,不等于产品落后。

🔥 堆得越高,为什么反而越凉

半导体行业最贵的成本从来不是面积,而是电压。

先看数据。论文披露,在与麒麟9030 Pro保持相同性能的条件下:NPU维持29 TOPS算力时,运行频率可降低63%,工作电压从0.85V降至0.55V,最终功耗下降66%,功率密度下降73%;GPU在同为61 FPS的条件下,工作电压比前代低200mV,功耗下降58%;CPU性能核在HNX测试中,以低9%的频率、低200mV的电压达到与前代相同的性能,功耗降低41%。

堆叠了更多晶体管,密度还涨了55%,功耗为什么反而全面下降?答案藏在电压里。动态功耗近似与电压的平方成正比,而逻辑折叠最大的杠杆恰恰是缩短互连——晶体管在垂直方向上贴近之后,信号走的路短了,整个电路就可以在更低的电压和频率下跑到同等性能,收益是平方级的。

⚠️ 这组数据真正的产业含义是:功耗的定价权,正在从光刻机手里部分转移到设计架构手里。按P∝CV²f粗算,电压从0.85V降到0.55V,仅电压一项就有约六成的理论下降空间,实测66%与之基本吻合——说明收益主要来自整个工作点的下移,而不是什么魔法。换句话说,韬定律讲的是一笔可以复算的物理账,不是营销话术。

🚀 省电是防守,70 TOPS才是进攻

省下来的每一毫瓦,最后都会变成端侧大模型的token。

如果说等性能下的省电是防守,论文给出的Turbo模式数据就是进攻。📈 在追求极限性能的档位上,麒麟2026的NPU最高达到70 TOPS,相比前代提升141%;GPU帧率最高提升42%;CPU在HNX测试中的性能最高提升18%。

指标麒麟9030 Pro麒麟2026变化幅度
晶体管密度约1.55亿颗/mm²2.38亿颗/mm²+55%
NPU等性能功耗基准29TOPS下频率降63%-66%
GPU等帧率功耗基准电压低200mV-58%
CPU性能核功耗基准频率低9%电压低200mV-41%
NPU峰值算力基准70TOPS+141%
GPU峰值帧率基准—+42%
CPU峰值性能基准HNX测试+18%

省电和狂飙,看起来是两件事,其实是同一枚硬币的两面。功耗墙被压低之后,同样的散热预算里,就能塞进更高的峰值算力。行业里流传颇广的一个说法是:旗舰SoC的军备竞赛,正在从大核频率转向NPU的TOPS数——端侧AI Agent的体验差距,首先体现在算力与能效的乘积上。麒麟2026用更低的功耗底座,把峰值算力抬到了前代的两倍以上,相当于用去年的功耗预算,买到了今年的算力上限。这也是韬定律想说的第二层意思:逻辑折叠不仅省电,还打开了性能天花板。

🧭 制程受限者的第二曲线

当别人在平面上卷纳米,你只能在垂直方向上想办法。

把视角拉高,这篇论文的更新发生在一个人尽皆知的背景下:华为无法使用最先进的制程代工,平面微缩这条路对它而言是被掐断的。🔬 LogicFolding的本质,是用设计侧的创新去补制程侧的课——那55%的密度提升,对应的正是被落下的那三年。

基于此,有三个判断。第一,逻辑折叠不改变物理极限,但改变了竞争维度:它把竞争从"谁拥有EUV"拉回到"谁更会做系统级创新",这对所有无法站上最先进节点的玩家,都是一个可借鉴的样本。第二,垂直堆叠是大方向——存储领域的3D堆叠、先进封装里的Chiplet与HBM,本质上都是同一件事:平面上做不动了,就往立体走。而手机SoC是热密度最苛刻的场景,麒麟2026若能稳定出货,其验证意义比HBM堆叠更进一层。第三,风险并没有消失:论文回应了发热质疑,但量产良率、成本和长期可靠性,仍要等真机大规模出货来检验。圈内目前流传的一个判断是,逻辑折叠产线的良率爬坡曲线,才是接下来最值得盯的指标——论文赢了数据,工厂还得赢回每一片晶圆。

小结

摩尔定律没有死,只是换了个方向:从平面的纳米竞赛,转向垂直的系统创新。韬定律论文最新披露的实测数据说明,LogicFolding在密度、功耗、峰值性能三个维度同时兑现——密度+55%,NPU功耗-66%,峰值算力+141%。下一步的关键词是良率与产能。当设计创新开始替制程微缩还债,全球半导体的竞争坐标系,可能正在悄悄换轴。

本文由本站 AI 辅助聚合生成,原始来源如下:

🔎 本文基于以下资讯(素材溯源 · 信息来源)

📰 相关阅读推荐(与本文相关的其他资讯)