何庭波交卷了：芯片进步不再只看光刻

2026年9月4日，华为董事、半导体业务部总裁何庭波在中国科学院科技论文预发布平台ChinaXiv提交第三篇署名论文，标题颇为挑衅——《Huawei's τ Chip Was Supposed to Melt?》。她用量产芯片的分模块实测数据，正面回应"三维堆叠必然发烫"的行业质疑。几乎同一时间，昇腾960超节点把NPO光互联推上量产轨道。两件事指向同一个判断：性能进步正在与光刻制程部分解耦，半导体价值池正在重新分配。

📄 一篇论文标题，替全行业问出了那句话

"论文的标题，本身就是态度。"

2026年9月4日，何庭波在ChinaXiv提交的这篇论文，题目直译过来是："τ芯片不是应该融化了吗？"

这不是学术客套。过去两年，行业对三维堆叠最大的质疑只有一个字：热。🔥 晶体管往上摞，散热面积不变，功率密度飙升，"发烫"几乎是必然推论。而这次，何庭波没有讲愿景，直接甩出了量产芯片的分模块实测数据。

核心数字是——麒麟2026的晶体管密度从每平方毫米1.55亿颗提升至2.38亿颗，增幅55%。在等性能条件下，各模块实测变化如下：

功率密度下降73%，这是回应"发烫论"最硬的一块数据。

产业逻辑很清晰：这份论文真正交付的不是某种叙事，而是一条可验证的工程路径。当三维堆叠从概念变成量产实测，它就进入了成本、良率、热设计的工程博弈阶段——而实测数据，是进入这场博弈的门票。

🔧 搬得更少，而不是算得更少

"算力的一半，其实花在搬数据上。"

这份论文最有含金量的判断是一句话：功耗下降的机理，并非"算得更少"，而是"搬得更少"。

具体做法是逻辑折叠：把芯片上原本水平铺设的长走线，换成垂直方向的短互连。数字很直接——典型核心走线缩短约20%，关键路径最高缩短70%；时钟缓冲器数量从4.36万个直接砍到1.9万个，几乎腰斩再腰斩。

走线短了，驱动走线的缓冲器就少了，翻转功耗就低了——这是一笔纯粹用空间换功耗的账。数字后端工程师都懂：时钟树往往是芯片功耗大户，缓冲器数量近乎降为四成，等性能功耗下降41%到66%，数量级完全对得上。

产业层面的判断是：逻辑折叠的意义，本质是用封装内的几何自由度，换回一部分本该由光刻制程提供的红利。制程不缩，就把芯片折起来。这也是"韬定律"区别于以往所有封装创新的地方——它不是单纯提升带宽的I/O堆叠，而是直接参与逻辑设计本身。据多位接近设计环节的人士私下评价，这套方法对工具链和设计流程的改造要求极高，但一旦跑通，可复制性极强。

⚙️ 与EUV脱钩，设备需求曲线被重写

"摩尔定律放缓，封装开始加班。"

韬定律真正的产业含义，不在于"又一条技术路线"，而在于它把性能进步与光刻制程部分解耦，从而重写了半导体价值池的分布函数。

最直接的抓手，是混合键合间距的代际路线：

这条路线最关键的属性是：与EUV进度完全脱钩。光刻机什么时候到、推进到哪一代，不影响这条键合路线往前走——它有自己的节奏、自己的设备需求、自己的确定性。

在键合间距与顶层金属间距之比（Ratio）向1收敛的过程中，会依次经过五道刚性关口：

1. ALD超薄绝缘膜；

2. TSV深孔刻蚀；

3. 晶圆减薄CMP；

4. 混合键合设备；

5. 量检测。

每往下一代推进（1500nm→1000nm→720nm→480nm），五道关口的工艺窗口都更窄，设备价值量都更高。据多位接近设备厂商的人士透露，国内混合键合与配套量检测设备的产能规划，已经按照跨越多代产品的节奏在排产。

价值池重排的逻辑由此成立：过去设备的增量跟着光刻走，未来相当一部分增量将跟着键合走。这是一条与EUV进度无关、但同样刚性的确定性需求曲线。

🌐 NPO上桌：从论文到机柜，只差一年

"光进铜退，这次真到了封装边上。"

2026年9月的华为全联接大会上，华为发布了业界首个采用NPO技术的超节点——昇腾960超节点。其搭载的NPO产品名为Hi-ONE，基于华为自主创新技术，通过光、机、电、磁、热等要素的均衡设计，实现单引擎7.2T传输容量——既是业界首个量产NPO产品，也是当前行业最大传输能力的NPO产品。

节奏是这样的：

• 2026年9月：昇腾960超节点发布，Hi-ONE NPO亮相
• 2027年Q2：Atlas 860风冷超节点上市
• 2027年Q3：Atlas 960液冷超节点上市
• 距NPO大规模商用：不到一年

NPO（Near-Packaged Optics，近封装光学）是介于传统可插拔光模块与CPO之间的中期过渡方案，本质变化是光电转换位置从设备前面板向芯片近端迁移，系统由光引擎、光源、FAU与光耦合、板内光纤、高密度连接器等环节构成。

为什么超节点需要它？天风国际认为，过去支撑跨机柜长距离组网的前面板可插拔光模块，面对机柜内部万卡紧耦合的超节点场景，逐渐显现性能瓶颈；NPO在带宽密度、功耗与可维护性之间取得相对均衡。中泰证券补充了工程细节：可插拔模块受ASIC至前面板电通道损耗、模块DSP功耗、散热和面板空间限制；NPO把可独立制造、测试和更换的光引擎部署在ASIC附近，在缩短电通道的同时，保留了部件筛选、良率隔离和一定的维修弹性，是当前较现实的工程化过渡平台。

这不只是华为一家的事。深圳CIOE光博会上，光通信厂商集体亮牌：

设备侧同样齐装满员：微见智能、镭神技术、中南鸿思展出光模块及NPO/CPO耦合机；凯格精机推出全自动脉冲加热共晶机；新益昌展出高精度固晶机、共晶机、硅光耦合、焊线机等设备。国联民生证券的判断是：产业趋势正由单一的高速光模块，转向系统级的光互联方案。

业内私下流传的说法更直白：光引擎的耦合与测试设备，订单已经排到了明年。

⚠️ 冷静看：解耦不是替代，而是换战场

"推翻光刻的叙事很热闹，但账本上的增量在封装。"

需要冷静指出三点。

第一，热管理仍是真实约束。📉 论文回应的是"必然发烫"的绝对化判断，73%的功率密度下降不等于热问题消失——堆叠继续往上走，散热依然是三维集成的第一工程难题。用实测数据回应质疑是工程进步，但工程进步不等于约束解除。

第二，NPO是过渡方案而非终点。它在可插拔与CPO之间取了工程平衡，保留了可维护性，但也意味着光电转换环节尚未完全进入封装体。距大规模商用不到一年，光引擎良率、耦合设备产能、标准成熟度都还需要时间验证。

第三，地缘视角下，解耦既是主动选择，也是现实约束。性能进步与光刻制程部分解耦，意味着即便先进制程获取受限，产业仍能通过键合路线获得跨代提升——但这是"换战场"，不是"取消战场"，前道制程的差距依然存在，需要靠封装侧的领先去对冲。

小结

回到开头。何庭波的论文和昇腾960的超节点，表面是两条新闻，内里是同一件事：在光刻制程之外，寻找确定的性能增量。一个在芯片内部折叠逻辑降功耗，一个在芯片旁边接上光纤扩带宽。未来两三年，看点有两个——键合间距从1500nm走向480nm过程中设备需求的兑现速度，以及2027年Atlas 960、Atlas 860上市后NPO的量产规模。摩尔定律的接力棒，正在从光刻机手里，一部分交到封装工程师手里。