🏢 公司C档 · NaN分

英伟达开始给存储原厂定规矩了

··约1分钟阅读

📋 总体概括

一周之内,美光预告超400层G11 NAND、SK海力士公布热阻降30%的iHBM、英伟达以NVHBM促成三星与台积电罕见联手。三件事指向同一个判断:AI正在重新定义存储,话语权正从原厂手中转向系统公司。

📄 正文

一周之内,存储圈连放三枪:美光预告跳代直上超400层的G11 NAND;SK海力士把散热结构塞进了HBM封装的夹层;英伟达则把斗了几十年的三星和台积电拉到了同一张工程会议桌上。

三件事看似各说各话,底色却是同一句——AI正在重新定义存储,而定义权正从存储原厂手中,滑向系统公司手里。

🔥 NAND开始抢DRAM的活了

对闪存来说,最好的时代不是卖得多,而是卖到了它从没去过的地方。

10月22日,美光举行2026年度技术网络研讨会,对DRAM、HBM、NAND与SSD做了全线展望。最值得玩味的是NAND那条线:这家企业似乎直接跳过了G10世代,预告了预计2027年下半年产能爬坡的G11 NAND。

跳代在存储行业不是小事。NAND原厂通常是两年一代、小步快跑,跳过一整个世代意味着要么是工艺路线出了岔子,要么是——需求端出现了值得为之打破节奏的东西。从美光给出的参数看,显然是后者。

G11 NAND堆叠超过400层,应用晶圆对晶圆键合技术,按面积计算的存储密度约为现有276层G9 NAND的2倍,同时能实现至高1.5倍的I/O速率,数据传输能耗则可减少25%以上。再往后,美光还计划在NAND中导入突破性的高迁移率材料,实现超密集单元架构,继续强化节能属性。

指标G9 NANDG11 NAND
堆叠层数276层超400层
面积密度基准约2倍
I/O速率基准至高1.5倍
数据传输能耗基准降低25%以上
量产时间已量产2027H2产能爬坡

但真正把故事讲完的,是美光同场介绍的两种AI-class数据中心级NAND设计:一种是基于SLC的GPU直连IOPS优化产品,另一种是类似HBF定义的带宽优化产品。

前者尤其耐人寻味。SLC直连GPU,本质上是让NAND去抢一部分DRAM的活——用每IOPS、每瓦计价,而不是每GB计价。当存储分层被AI推理负载强行拉宽,NAND就不再是SSD里的容量配件,而是内存层级的一名正式选手。美光的路线图也印证了这种节奏:

一句话判断:NAND的商业模式正在从容量生意迁移到性能生意,谁先把闪存卖进GPU旁边,谁就拿到下一轮定价权。

🌡️ 把散热器焊进芯片肚子

HBM的层数一直在往上加,散热的出口却始终只有两个。

HBM难散热,是结构决定的。多层DRAM裸片一层压一层堆在基础裸片(Base Die)上,基础裸片连硅中介层,中介层连封装基板,基板再连到电路板。热量产生在堆叠的中间,却只有往上和往下两条路可走:上面是封装顶盖和冷板,下面是基板把热导给系统散热器。路径又长、环节又多,最难办的就是夹在中间的那几层。

用工程黑话说,这叫热阻——数值越高,同样的发热量换来的温度就越高。层数往上加,同样的封装体积里塞进的发热单元越来越多,出口却始终只有顶部和底部两处,这也是HBM这条产品线一边加层、一边在封装材料和填充工艺上打转的原因。

SK海力士的下一代高带宽内存定名iHBM,思路是把散热结构直接做进内存封装内部,不再只靠外置散热器和冷板。具体做法,是把一种叫集成散热元件(ICE)的结构,放进芯片与芯片之间的物理接口层(D2D PHY),在堆叠内部多开一条就近散热的通道——按这套设计,热阻最多能降低30%。

位置选得有讲究。D2D PHY本身就是各层裸片之间传数据的地方,天然贯穿整个堆叠,把散热通道放在这里,热量不用再爬到封装顶部才能散出去。

工程上的克制同样值得一提:iHBM沿用现有的MR-MUF(批量回流模塑底部填充)方案,也就是把堆叠好的芯片整体回流焊接、再用模塑料填满层间缝隙。据韩国方面的消息,围绕量产和应用,SK海力士已经开始与本土和海外的材料、设备供应商展开讨论,而参与讨论的人士认为,供应链大概率还是现有这批厂商,不用另起一条产线。时间表上,当前主力是HBM4,iHBM规划用在再下一代的HBM5上。

一句话判断:HBM的竞争重心正从裸片制程转向封装内部结构,而封装创新的商业化成本第一次可能低于它的性能收益——这才是iHBM真正可怕的地方。

🤝 三星台积电同框,甲方是英伟达

让斗了几十年的对手坐到一张桌前,靠的不是外交,是订单。

随着AI对高带宽内存的需求持续攀升,英伟达正在推动一项前所未有的供应链整合:为下一代AI加速器开发的定制HBM NVHBM,将促使长期竞争的三星和台积电合作,共同打造基于3纳米工艺的基底芯片(Base Die)。

规则定得很硬:英伟达要求三星、美光和SK海力士统一采用台积电3纳米工艺生产NVHBM的基底芯片,同时核心存储芯片统一采用第六代DRAM制程,也就是俗称的1c节点。收益同样明确——相比标准HBM4E产品,NVHBM预计可提供高达30%的额外内存带宽,同时功耗最多降低15%。

指标标准HBM4ENVHBM
内存带宽基准最高+30%
功耗基准最多-15%
基底芯片各家自研自产统一台积电3nm
核心裸片各家自研自产统一1c节点

为什么非要统一?逻辑其实很工程:如果基底芯片全部用台积电3纳米生产,英伟达就无需针对每家供应商分别做独立验证,省下大量时间与工程资源,加快产品导入。这与三星历来在HBM上核心裸片加基底芯片全包的交钥匙模式,是彻底的两种世界观。

三星的态度则透着一股现实主义的精明。一方面,它仍在评估自家代工产能方案,以防未来NVHBM需求超出台积电的生产能力;另一方面,标准HBM的核心芯片和基底芯片研发仍由三星自行负责。愿意接受这种特殊安排,原因写在财报里:三星代工部门亏损已从2025年的6.74万亿韩元缩减至2026年的3.92万亿韩元,降幅41%,而高利润率的HBM被视为继续改善盈利的关键支柱——为了留在英伟达的高价值供应链里,跟竞争对手临时搭伙,值。

一句话判断:当客户开始统一制造流程、绕开各家验证体系,存储原厂的核心资产就从我的工艺,变成了我在客户系统里的位置。

🧭 价值正在从每GB迁移到每瓦每IOPS

颗粒还是那些颗粒,但生意已经不是那门生意了。

把三件事摆在一起看,共同点就浮出来了:AI把存储从配套件变成了系统架构的一部分。HBM管带宽,SLC直连NAND管IOPS,高密度NAND管容量成本——存储第一次作为一个整体分层被客户招标,而不是一箱一箱地买颗粒。

于是竞争的坐标系也变了。过去比的是层数、节点和每GB成本,现在比的是每瓦带宽、每IOPS能耗、散热路径长度,以及能不能不经验证直接装进客户的机器。用一张定位图看,各家押注的技术方向已经明显分层:

三道新门槛对应的解法,恰好就是本周三条新闻:

AI时代的存储三道坎
痛点 1
NAND带宽与IOPS跟不上GPU吞吐
→
解法
SLC直连GPU与类HBF带宽优化设计
痛点 2
HBM堆叠散热路径长出口少
→
解法
ICE嵌入D2D PHY,热阻降低30%
痛点 3
多供应商HBM性能不一致验证耗时
→
解法
NVHBM统一基底工艺与制程节点

一句话判断:原厂与设备、材料、代工、云客户四方的协同深度,将决定谁能吃到AI存储这波溢价——单打独斗的颗粒供应商,故事讲不下去了。

⚠️ 好故事背后,还有三道暗礁

路线图都画得很美,难的全在2027年的执行里。

第一道是执行风险。G11 NAND要到2027年下半年才产能爬坡,晶圆对晶圆键合在400层以上的良率表现是一场硬仗;iHBM的具体规格目前也未公布,ICE作为全新结构,即便沿用MR-MUF,材料与设备端仍需一轮完整验证。

第二道是供应链惯性。据参与讨论的人士判断,iHBM供应链大概率仍是现有厂商,这对SK海力士是好消息,但也意味着封装材料环节的增量红利可能比外界预期的更集中、更窄。

第三道是定制化的代价。NVHBM统一验证省了英伟达的事,但三家原厂让渡了部分自有工艺主导权,长期议价能力存在疑问;三星坚持保留自有代工备选产能、标准HBM仍自研自产,说明没有人愿意把命脉完全交到别人手里。而存储行业的历史规律从来冷酷——一旦需求回调,这些豪华路线图会是最先被砍预算的那一栏。

一句话判断:技术叙事解决不了周期问题,2027年的需求曲线才是这三份路线图共同的裁判。

🧾 小结

2027年下半年,是一个三线并进的窗口期:美光的G11 NAND爬坡、iHBM随HBM5推进、NVHBM随Feynman架构面世。层数和节点仍是入场券,但胜负手已经换了——谁能把自己嵌进客户的系统定义里,谁才有下一轮定价权。存储业的甲方时代,才刚刚开始。

本文由本站 AI 辅助聚合生成,原始来源如下:

🔎 本文基于以下资讯(素材溯源 · 信息来源)

📰 相关阅读推荐(与本文相关的其他资讯)