没EUV，咋还想上3nm？

9月18日，一条来自中科院的消息在半导体圈刷屏：一种新型全环绕栅极（GAA）晶体管架构，在DUV光刻机上做出了开关比超过50万倍的性能表现——理论上，这可以解锁3nm等效性能。

消息一出，有人欢呼"绕开EUV"，有人冷笑"又是PPT突破"。这两种反应都不太对。这次突破的价值，不在于"中国明天就能量产3nm"，而在于它验证了一条此前只存在于推演中的技术路径：在没有EUV光刻机的条件下，从DUV向先进制程逼近，是有路可走的。

但路的尽头还有两道关卡，先说清楚。

🧪 一只手攥住水管：GAA到底是啥

先用人话讲清楚晶体管为什么难做小。

芯片制程推进的本质，是把晶体管越做越小、越排越密。但晶体管缩小到一定程度，会出现一个要命的物理问题——漏电。本来该关掉的晶体管关不严，电流偷偷往外渗，功耗爆炸、发热失控，芯片就成了电暖器。

行业的选择是不断改变晶体管的结构，让栅极这个"开关"更好地攥住电流通道：

• 平面晶体管：栅极只是贴在沟道上方，像用一块板子压住水管；
• FinFET：沟道立起来，栅极从两侧包夹，像用两根手指捏住水管——这正是28nm到5nm的主流方案；
• GAA（全环绕栅极）：栅极从四面八方把电流通道整个包住，像用整只手攥住水管，几乎杜绝漏电。

这也是为什么三星、台积电和英特尔在2nm到3nm节点不约而同地转向GAA——这不是某家公司的选择，而是物理规律给出的必答题。

中科院此次公布的新型GAA架构，开关比超过50万倍。这个数字的意思是：晶体管开启时流过的电流，是关闭时的50万倍。开关比越大，"开"得越猛、"关"得越死，芯片才能同时做到高性能和低功耗。这是衡量晶体管电气控制能力最核心的指标之一。

换句话说，这颗晶体管的"开关质量"，达到了3nm级器件该有的水准。

⚠️ 真正的看点：它是在DUV上做出来的

如果这颗晶体管是用EUV做的，那只是一条常规学术新闻。

真正的看点在于：据称它是用DUV光刻机制造的。

这里需要补一个背景。光刻机的分辨率，决定了它能直接刻画的最小电路尺寸。EUV使用13.5纳米波长光源，一次曝光就能画出极细的线条；而DUV受限于波长，即便用上浸没式技术和多重曝光，业界公认的经济极限大约在7nm级别。

按教科书逻辑，DUV画不出3nm的电路。这也是过去几年"无EUV困局"叙事的技术根基——没有EUV，先进制程就是无源之水。

而中科院这次的做法，换了一个思路：不跟分辨率死磕，而是通过放宽晶体管间距来保持性能。也就是说，在版图上把器件之间的距离放宽到DUV能画出来的程度，然后靠GAA架构本身的电气优势，把性能指标补回来。

这是一个典型的工程学智慧：当无法提升单一环节的天花板时，就重新分配各环节的难度。光刻画不细，就让器件结构更强悍。

这条路的产业含义不言自明。在先进光刻机获取受限的背景下，它为DUV光刻机路线打开了通往3nm等效性能的理论窗口——不是靠某台神器的降临，而是靠器件架构层面的重新设计。

🧱 别急着庆祝：MEOL和BEOL还没被救

兴奋到此为止，接下来泼一盆必要的冷水。

芯片制造从来不是"光刻画出来就完事"。一颗芯片的制造，大致分三段：

• 前道（FEOL）：制造晶体管本身，是芯片的"发动机"；
• 中道（MEOL）：把晶体管和金属互连层接起来，是发动机和传动轴的"结合部"；
• 后道（BEOL）：多层金属布线，把几十亿个晶体管连成电路，是整车的"线束系统"。

中科院的新晶体管，解决的是前道环节的瓶颈。但中道MEOL的金属互连、后道M0层的布线，并没有从中受益。

这意味着什么？芯片的等效性能不仅取决于晶体管跑得多快，还取决于电流在金属连线里跑得多顺。制程越先进，互连延迟在整体性能中的占比越高——到了3nm级，互连甚至比晶体管本身更拖后腿。如果前道做出了3nm级的晶体管，但MEOL和BEOL还停留在DUV多重曝光能达到的密度水平，那整颗芯片的性能会被互连"拖平均"。

据多位接近产业界的人士私下评价，这次突破 "验证了发动机，但变速箱和底盘还没跟上"。MEOL和BEOL环节的瓶颈，将是这条DUV路线能否真正走通的关键——而这两个环节，恰恰涉及蚀刻、沉积、金属材料等一整条设备与材料产业链的协同进步，比单点突破更难，但也更系统。

一句话：从"理论窗口"到"量产现实"，中间还隔着整个中后道工序的国产化进度。

📈 为什么是现在：AI算力在后面猛踹

技术突破从来不是孤立事件，它需要需求的猛踹。而当下踹得最狠的，就是AI。

看看同期发生的另外两件事，就能理解这次突破的时间坐标。

第一件，9月17日，华为副董事长、轮值董事长汪涛在华为全连接会上公布多项AI硬件进展：昇腾960两款芯片将提前一至三个季度就绪；业界首款NPO（近封装光学）光互联产品量产，并基于此发布首个采用NPO技术的昇腾960超节点；同时，华为在昇腾芯片产品路线图中新增将于2029年推出的昇腾980。

值得注意的是现场细节——华为全连接大会的拥挤程度甚至超过了7月的世界人工智能大会，来自不同国家和地区的参会者齐聚。汪涛在会上强调，华为AI战略的核心是算力，坚持硬件变现。翻译成产业语言：中国的AI算力需求已经强到需要一份明确到2029年的自研路线图，且每一步都要落到可销售的硬件上。

第二件，大洋彼岸，博通（Broadcom）2026财年第三季度财报显示，其AI半导体收入达到167亿美元，同比增长221%，环比增长54%。AI基础设施正从通用加速计算，转向定制化计算与大规模组网。

把三件事放在一起看，逻辑就清晰了：AI把先进制程的需求烈度拉到了前所未有的高度，而地缘格局又让这条需求无法通过常规采购满足。需求端（昇腾960、超节点、NPO）在急，供给端的每一分技术储备都在被加倍放大价值。中科院这次GAA突破，正是在这个时间坐标上落下的关键一子。

🗺️ 这条路能走多远：三个判断

最后给出冷静的推演，不吹不黑，讲三条判断。

第一，这条路线的可行域是"逼近"，不是"追平"。DUV路线靠架构优化换取性能，本质是在和物理极限做交换。它能逼近3nm等效性能，但要做到同代际的功耗、密度、良率全面对齐EUV路线，难度极大。更现实的定位是：在成熟与先进之间，撑出一段够用的性能区间，支撑AI训练与推理的中高端需求。

第二，胜负手在中后道，不在前道。如前所述，MEOL和BEOL才是这条路的深水区。这里的进步不靠一篇论文，而靠蚀刻设备、沉积设备、先进互连材料、先进封装技术的整体爬坡。顺带一提，NPO这类近封装光学技术的量产，说明后道与封装环节的创新同样能带来系统级性能跃升——当单点制程受限时，系统级创新（超节点、光互联、先进封装）是另一条合法的补课通道。

第三，时间窗口比技术窗口更关键。昇腾960提前一至三个季度就绪、昇腾980排到2029年，说明需求侧的节奏是以"年"为单位倒逼的。技术路线再优雅，若不能在窗口期内转化为可量产、可供货的制程能力，需求就会被成熟制程堆叠、Chiplet封装和软件优化这些"替代方案"消化掉。技术竞赛从来不只比上限，更比到达时间。

小结

没EUV，能不能上3nm？中科院用一颗开关比超50万倍的GAA晶体管给出了"理论可行"的答案。这不是终局，而是一个方向被验证的时刻：前道的瓶颈有了绕行方案，真正的硬仗在MEOL、BEOL和整个设备材料链条上。而华为的昇腾路线图和博通的AI营收，共同说明了这件事为什么如此紧迫——需求不等人，路走不走得通，答案会在这几年里揭晓。

对产业观察者而言，接下来值得盯住的不是又一颗"实验室晶体管"，而是中后道工序的每一次设备验证、每一轮材料导入。芯片制造的胜利，从来属于把整条流水线跑通的人，而不是只点亮一个环节的人。