🏢 公司C档 · NaN分

AI要十倍产能,晶圆厂只答两倍

··约1分钟阅读

📋 总体概括

AI算力每年约三倍增长,但尖端晶圆产量的现实天花板只有两倍:EUV年产能不足百台、设备交付18个月起步。当Intel把路线图画到2045年、力积电靠成熟制程闷声印钞,产业链正在重新分配稀缺性。

📄 正文

AI要十倍产能,晶圆厂只答两倍

算力的需求曲线近乎垂直,供给曲线却是台阶状的。Intel CTO普什卡·拉纳德最近给行业泼了一盆冷静的冷水:即便资金管够,全球尖端晶圆产量也最多翻一倍,想扩十倍?门都没有。同一周,Intel又把技术路线图讲到了2045年,力积电则交出一份净利润环比几乎翻倍的成绩单。三件事放在一起看,半导体产业下一阶段的真正战场已经清晰——不是谁芯片做得更快,而是谁的产能先落地、谁的技术储备更厚。

🚧 翻三倍的算力,撞上18个月交付期的光刻机

事情发生在Dwarkesh Podcast的访谈里。有人问Intel CTO普什卡·拉纳德(Pushkar Ranade):世界上有没有足够的工具,把前沿晶圆产量提高10倍?他的回答干脆得近乎残忍:“不是10倍,但可能达到2倍。”

拆开这个数字,逻辑相当扎实。AI计算能力过去十年大约以每年三倍的速度增长,但制造先进芯片的关键设备、洁净室和晶圆厂规模,正在成为新的产能天花板。ASML每年生产的EUV光刻机不足100台,到本十年末也难以大幅扩产——而抢这台机器的队伍里,站着Intel、台积电,还有SK海力士这样的存储巨头。

更要命的是时间差。今天下单的设备,通常约18个月后才能交付,也就是说产能最早要到2028年前后才能落地。新建晶圆厂也不会自动变成晶圆——设备跟不上,厂房就是昂贵的空壳。

拉纳德点出了这根木桶上最短的板:若要整体提升产量,设备供应商、其上游供应商以及更底层的子供应商都必须同步增加产能。光刻机、关键零部件、材料、检测设备与工厂建设,只要有一处卡住,先进晶圆的最终产出就上不去。

这是一个典型的“链式扩产”问题。链主企业可以砸钱建厂,但光刻机镜头、激光器、特种气体、精密基座这些上游环节,每一环的扩产周期都不由链主说了算。这也是为什么近年来设备厂商的订单能见度被拉到前所未有的长度——不是客户大方,是供给端的物理规律决定的。

对下游的推论也很直白:先进制程的稀缺性将在未来几年持续存在,AI算力的价格不会因为“产能追赶”而快速回落。

🗺️ Intel的2045:CFET、钌和混合键合

追赶者最好的姿态,是一边追一边想怎么反超。

同样是在这期播客访谈里,Intel CTO普什卡·拉纳德(Pushkar Ranade)与Intel院士杰克·卡瓦列罗斯(Jack Kavalieros)等人,透露了一份面向2045年的技术路线。先看眼前:Intel的18A工艺已对标台积电N2,下一代14A的技术指标与台积电A14的差距在5%以内,量产进度甚至可能提前一年半载。接下来几年的重点是改进18A-P、量产14A及14A-P,让High NA EUV光刻技术更成熟,并解决光罩面积缩水带来的一系列问题。

但真正有意思的是20年后的部分。

晶体管结构上,GAA之后是CFET(互补场效应晶体管)。这个结构把P、N管垂直堆叠,进一步提高晶体管密度——相当于把平面上的“街景”立成了“高楼”。代价也很明确:刻蚀、良率与散热,每一个都是硬骨头。

材料上,铜的时代开始倒计时。金属线越做越窄,电阻问题越来越尖锐,Intel希望用稀有金属钌替代铜——当然,不是所有线路都能换,铜线依然有用武之地。这背后是一个朴素的工程判断:当导线的物理尺寸逼近极限,换材料比继续拧螺丝更划算。

封装的地位则在空前上升。Hybrid bonding混合键合可以做到更精细的间距,从而实现更高的带宽,是绕不过去的技术选项。当单片晶体管微缩的边际成本越来越高,“把更多芯片更紧密地连起来”就成了性价比更高的微缩方式。

值得玩味的是,Intel布局2045并非心血来潮——至少在2018、2019年就有过多次报道。而2045这个时间点,也是IMEC(比利时微电子中心)此前公布过的芯片工艺路线图节点,细节甚至比Intel这次公布的还多:那时至少是A2节点以内,也就是0.2nm以下,晶体管甚至还要从CFET升级到2D FET二维晶体管。

“注:下图象限为作者根据公开信息整理的示意性定位,坐标位置为作者主观判断,非任何机构发布的评测结果,仅供参考。

把这张图和拉纳德的“两倍天花板”放在一起看,结论就浮出来了:当前沿产能扩不动,竞争就从“谁先量产”转向“谁的路线图更可信”。制程落后的公司需要在下一轮结构切换(GAA→CFET)时一次追回两步,这是Intel押注2045的底层动机;而领先的台积电则可以按自己的节奏推进。20年很长,变数很多,最终能不能实现也是未知数——但路线图本身就是一种融资工具、一种客户信心工具。

💰 力积电的财报:成熟制程正在悄悄印钞

前沿产能的天花板,反向照亮了另一条赛道。

2026年10月21日,力积电(PSMC)公布2026年第三季度(2026Q3)财报,数字漂亮得有点晃眼:

指标2026Q3环比同比
营业收入213.42亿新台币(约合43.75亿元人民币)+23%+80%
净利润65亿新台币(约合13.32亿元人民币)+98%+338%
毛利率48%+20个百分点—
产能利用率97%+11个百分点+24个百分点

净利环比几乎翻倍、毛利率一个季度拉高20个百分点——这种曲线通常只出现在“供给刚性、需求爆发”的窗口期。而力积电踩中的,恰恰是AI外溢出来的需求:AI推理已成为消耗算力的“无底洞”,推理芯片本身的先进制程产能抢不到,其配套的电源管理、缓存、接口等需求就沿着成熟制程倾泻下来。

具体到产品线:利基型DRAM晶圆代工价格维持高档,不受近期市场波动影响;与美光合作的DRAM工艺1P预计2027Q2量产;随着MLC NAND供应削减,SLC NAND需求将提升,力积电也将涉足MLC市场。逻辑代工方面,AI服务器与车规级PMIC需求持续旺盛,智能手机企业对2027年PMIC产能的需求仍相当积极。

供给端的应对是教科书式的:三季度上调8~10%投片价格,预计2027年再涨10~20%,并通过长期合同锁定订单。力积电还提到,存储器产出均价与投片均价之间仍有超三成差额——这意味着即便涨完价,仍有议价空间。

最有想象力的一句是:新产能将聚焦3D AI Foundry领域,由企业和客户共同投资。

这句话值得单独咀嚼。传统代工模式是晶圆厂自担资本开支、客户下订单;共同投资意味着客户预付产能,本质上是用客户的资产负债表建厂。在设备交付周期18个月、融资成本高企的环境下,这种“产能期货”模式可能会成为未来几年的标配——事实上,AI巨头深度介入上游供应链,已是行业公开的秘密。

⚖️ 产能、技术、资本:三角正在重新绷紧

三条线索拼起来,产业下一阶段的结构已经隐约可见。

稀缺性发生了迁移。过去二十年,稀缺的是先进制程本身,谁掌握最先进的节点谁就定价。而现在,稀缺的是“先进制程的产能”——EUV的年产量、洁净室的交付速度、子供应商的同步扩产能力,共同构成一个难以快速拉伸的漏斗。需求端每年约三倍的算力增长,供给端最多两倍的产量上限,这个剪刀差是未来几年半导体定价权的核心变量。

技术路线图的功能变了。Intel把路线图讲到2045年、讲CFET和钌互连,与其说是技术发布,不如说是一份写给客户与资本市场的“确定性承诺”——在产能受限的年代,谁能让客户相信20年后还有位子,谁就能拿到今天的预付款。力积电的“客户共同投资新产能”,正是同一逻辑在成熟制程端的镜像。

“注:下图时间轴为作者根据公开信息推演的示意路线,非Intel或IMEC官方发布的时间表,具体节点以厂商正式公布为准。
“注:下方卡片为本篇文章论点的结构化摘要,由作者归纳整理,非引自任何外部报告。
先进产能扩张卡点与解法(本文观点摘要)
痛点 1
EUV光刻机年产量不足100台
→
解法
头部厂提前锁定订单,以长期合同绑定设备份额
痛点 2
设备交付周期约18个月
→
解法
产能规划前置,用预付款与联合投资换交付优先级
痛点 3
子供应商难与链主同步扩产
→
解法
链主企业担保背书,带动上游协同投资
痛点 4
建厂不等于有产能
→
解法
洁净室与设备同步交付,厂机匹配压缩爬坡期

资本结构也在重塑。当一家代工厂能让客户共同出资建产能,重资产的周期属性就被部分对冲了;当一家IDM能把20年路线图讲成融资叙事,技术储备本身就变成了资产负债表上的资产。往后再看两年,先进产能的分配权,很可能不再由订单决定,而由“谁在供应链里投了钱、锁了设备”决定——可以预见,“设备保供条款”会被越来越多地写进头部客户的战略协议,其重要程度不亚于产能价格本身。

2027Q2美光与力积电合作的1P DRAM量产、2027年力积电的10~20%涨价、2028年前后这轮设备订单的集中落地,会是几个值得盯住的验证节点。如果届时的晶圆产出仍追不上算力需求,“两倍天花板”就不是一个播客里的比喻,而是整个AI产业的投资前提。

结语

十倍的需求,两倍的供给,中间的缺口就是未来十年半导体产业最硬的商业逻辑。Intel在画2045年的地图,力积电在数2026年的钞票,而真正决定胜负的,是那些今天还没交付的光刻机、还没建成的洁净室,和还没被一起投资的产能。

接下来要盯的信号并不复杂:EUV订单会不会继续排队到三年开外、有没有更多客户把设备与产能条款写进长约、CFET会不会从论文走向试产晶圆。这些信号每兑现一个,“十倍与两倍”之间的缺口就再撕大一分。对产业链上的每一个参与者而言,看清这个缺口出现得越早,主动权就越大。

供给决定论,正在重新接管这个行业。

编辑说明(发布前请阅):

1. 已补全结尾:在原结语基础上增加“后续观察信号”段落,使收尾完整、给出可验证的行动指引。

2. 人名核实与统一:原文中“普什卡·拉纳德(Pushkar Ranade)”与“克里斯·奥斯(Chris Auth)”两处Intel CTO表述冲突,已统一为“普什卡·拉纳德(Pushkar Ranade)”,并将杰克·卡瓦列罗斯标注为“Intel院士”而非CTO。

3. 财报日期核实与统一:原文“10月21日公布2026Q3财报”年份缺失,已统一为“2026年10月21日公布2026年第三季度(2026Q3)财报”,与全文时间线(2026Q3、2027、2028)保持一致。

4. 来源不明的引语与图表处理:

  • 已删除开头处无出处的“业内私下调侃”引语(“AI公司排队抢HBM的样子……”);
  • 已删除“据多位接近设备供应链的人士透露”这一无法核实的消息源表述,改写为不含虚构信源的推论性陈述;
  • 象限图、时间轴(gantt)、信息图卡片均已加注“作者示意/据公开信息推演,非官方数据”的说明;
  • 建议发布前对力积电财报具体数字、Intel 14A与台积电A14对比数据再做一次信源核对。

本文由本站 AI 辅助聚合生成,原始来源如下:

🔎 本文基于以下资讯(素材溯源 · 信息来源)

📰 相关阅读推荐(与本文相关的其他资讯)