🏢 公司C档 · NaN分

HBM撞上775微米天花板

··约1分钟阅读

📋 总体概括

HBM堆叠总厚度被775微米物理红线卡死,SK海力士一边把MR-MUF延续到英伟达Rubin平台续命,一边押注混合键合作为HBM5入场券。2nm以下多芯片拼装成为主战场,摩尔定律的接力棒正加速交给封装环节。

📄 正文

HBM撞上775微米天花板

HBM还能往上摞几层?SK海力士给出的答案很冷峻:总厚度775微米,一条物理画下的红线。这家AI内存的最大赢家,一边把看家本领MR-MUF延续到英伟达Nvidia Rubin平台,一边悄悄为HBM5准备真正的杀手锏——混合键合。与此同时,Semiconductor Engineering的观察指向同一个方向:2nm以下,多芯片拼装正在成为绝对主角。摩尔定律的接力棒,正在从光刻机手里,交到封装厂手里。

📏 775微米,一条物理画下的红线

堆叠这件事,卡住它的从来不是勇气,是厚度。

把HBM想象成一摞千层饼:DRAM裸片一层层往上摞,最后切成一颗颗小立方体,贴在GPU旁边。消费者看到的是内存容量翻倍、带宽狂飙,但封装厂看到的是另一个数字在悄悄逼近极限——整个HBM立方体的总厚度,被锁定在775微米,也就是一片300mm逻辑晶圆的标准厚度。

这不是谁拍脑袋定的规矩。HBM要与逻辑芯片、中介层、基板、散热盖层层堆叠,最终装进标准化的服务器插槽,总封装高度有硬性约束。775微米,就是留给DRAM堆叠的全部预算。

问题在于,层数还在涨。HBM3E、HBM4一路走来,堆叠层数不断攀升,单颗裸片被磨得越来越薄。裸片越薄,良率越脆弱,翘曲越难控,键合窗口越窄。据多位接近SK海力士供应链的人士透露,内部讨论中775微米早已不是技术参数,而是一场倒计时。

产业逻辑很清晰:HBM的下一场竞争,不再是谁能摞得更高,而是谁能在同样的厚度预算里,摞进更多层、留下更多余量。这不是制程问题,是封装问题——而封装的解法,正在分岔。

🔧 MR-MUF再战一届:先陪英伟达跑到Rubin

成熟技术没有过时一说,只有还没被用尽一说。

SK海力士的选择颇有点老工程师的务实:不急着掀桌子,先把MR-MUF这手牌打到底,覆盖范围直接延伸至英伟达的Rubin平台。

MR-MUF(大规模回流成型底部填充)是SK海力士在HBM3世代打出的差异化武器。相比传统的热压键合加NCF薄膜工艺,MR-MUF在大批量回流环节一次性完成底部填充,散热表现更好、单位产出效率更高——这正是AI内存吃产能、吃散热的年代里最值钱的两个指标。HBM3E在英伟达Hopper到Blackwell平台上的份额攻防战里,MR-MUF功不可没。

现在,这把刀要再用一个世代。逻辑很直白:Rubin平台对HBM的厚度约束、散热要求,仍在MR-MUF的能力圈之内;而混合键合要真正上量产线,良率爬坡、设备交付、材料配套,每一样都是时间。据供应链人士私下透露,存储大厂们普遍把混合键合量产的时间窗口放在HBM5世代,而不是现在。

2024

HBM3E量产爬坡

2025

MR-MUF延续至Rubin平台

后续

HBM4代际交替

HBM5

混合键合正式登场

这是典型的两步走:用成熟工艺守住当下份额和现金流,用下一代工艺卡位下一个世代。在存储行业,同时做好这两件事的公司,历史上都活成了巨头。

💥 混合键合:HBM5的入场券

微凸点正在成为多余的东西,而多余的东西迟早会被删掉。

混合键合的本质,是干脆取消微凸点——铜对铜直接键合,裸片之间的连接距离从几十微米级压到微米级。对HBM来说,这意味着三件事同时发生:层间电气路径更短,信号质量更好;散热路径更高效,高频运行下更抗热;最重要的是,省下的凸点空间,全都可以还给那个775微米的厚度预算。

方案核心特征厚度利用成熟度
热压键合+NCF微凸点,薄膜填充基准线大规模量产
MR-MUF批量回流成型,散热优优于NCF大规模量产
混合键合无凸点,铜铜直连大幅节省量产爬坡中

一位设备厂人士私下形容得更直白:微凸点就像摞书时每层书中间垫的硬纸板,纸板越厚,同样的书架高度能放的书越少。混合键合,就是把纸板抽掉。

产业判断在这里分野:混合键合一旦在HBM5上跑通,它就不再是实验室里的精品工艺,而是AI内存的入场券。设备、材料、键合环节的价值量都会被重估,先进封装这个词里的“先进”二字,分量会更重。

🧩 2nm以下,拼装成为主旋律

当单片做不动,芯片就开始像乐高一样长大。

Semiconductor Engineering的最新观察给出了宏观注脚:在2nm及以下节点,多芯片组件(Multi-Die Assembly)正在成为主导形态。芯片变得更大、更模块化,新创新与成熟工艺混搭,长期研发的项目开始走向主流。

为什么拼装赢了整雕?账很好算。2nm级别的晶圆成本高企,一颗巨大的SoC一旦在某处出缺陷,整片报废;而拆成多颗die分别流片、再封装到一起,可以按功能选择最划算的制程——算力部分冲先进节点,I/O部分用成熟工艺,良率和成本的剪刀差立刻逆转。

维度单片SoC多die拼装
良率一损俱损分区可控
制程选择全片统一按需混搭
迭代速度整片重流局部替换
封装依赖低极高

HBM撞上775微米天花板,和多die拼装在2nm以下的崛起,其实是同一枚硬币的两面:先进制程的边际收益在递减,而封装的边际收益在放大。前者逼着存储厂换键合工艺,后者逼着所有设计公司重学系统拼装。两条线在先进封装这个战场上汇合。

⚔️ 封装权杖,谁先握稳谁说了算

下一个世代的胜负手,不在光刻车间,在键合车间。

把镜头拉远,格局已经清晰:HBM的厚度红线决定,混合键合从可选项变成必选项;2nm以下的成本账决定,多die拼装从新鲜事物变成行业默认。这意味着封装环节在整个价值链中的话语权,正在经历一次重估。

对SK海力士而言,路线图已经摊开:MR-MUF陪着Rubin跑完这一程,混合键合在HBM5接棒。谁先把混合键合的良率和产能磨出来,谁就能在下一轮AI内存供应谈判里坐上更好的位置。

对设备与材料链条而言,键合机、超薄晶圆处理、无凸点工艺配套,都是确定性的增量方向。而对整个产业而言,摩尔定律没有死——它只是换了个工种,从蚀刻电路,变成了把芯片摞好、拼好、焊好。

775微米不高,但足够装下一个新时代。

小结:HBM的775微米厚度天花板,表面是封装参数,实质是AI算力扩张与物理约束的一次正面对撞。SK海力士的答案分两步:MR-MUF延续至Rubin守住当下,混合键合卡位HBM5抢占未来。横向看,2nm以下多die拼装已成主流,两条线索共同指向一个判断——先进封装正式接过摩尔定律的接力棒,键合车间的竞赛,才刚刚开始。

本文由本站 AI 辅助聚合生成,原始来源如下:

🔎 本文基于以下资讯(素材溯源 · 信息来源)

📰 相关阅读推荐(与本文相关的其他资讯)