光模块狂飙，EDA低头，RISC-V抢滩

一个月之内，芯片行业接连发生了三件看似不相关的事：做了八年DSP的Credo把光模块带宽推到1.6T；EDA龙头新思科技官宣与OpenAI共建专用AI模型，转头又探索与中国AI实验室合作；「RISC-V第一股」奕斯伟计算敲钟港交所。

三条线，一个共同底层变量：AI算力缺口。当单颗GPU的性能增速追不上需求，产业的重心就从「造更快的芯片」转移到「连更多的芯片、更快地设计芯片、用不受限的架构造芯片」。连接、工具、架构——这是这一轮AI驱动下，芯片产业正在换血的三条战线。

💡 Credo下注：光模块成了AI的咽喉

单颗GPU再快，也快不过一个系统慢下来。

去年10月，Credo首次推出ZeroFlap光模块产品线；一年后，最新一代全DSP模块带宽从800G推向1.6T。更重要的是模块内部的技术版图：200G/lane的Cardinal DSP、收购DustPhotonics后纳入囊中的Kfir200硅光PIC（硅光光子集成芯片），再加自研的PILOT诊断分析平台——DSP、光子、诊断，一家公司第一次把光模块里最值钱的几个环节攥在了自己手里。

这个动作的背景，是Credo中国销售副总裁杨学贤在9月新品发布会上给出的行业体感：单颗GPU的性能增速已经追不上AI需求，越来越大的算力缺口，要靠连接更多GPU来填。

换句话说，行业的关注点正在从「一颗GPU有多快」，转向「如何把更多GPU连成一个更大的计算系统」。而当你连接的GPU从几百颗涨到几十万颗，光模块的稳定性就成了系统的生死线——ZeroFlap这个名字本身就是在暗示「不掉线」的承诺。

从产业逻辑看，Credo的路径是一条教科书式的「顺着强项往系统里走」：先做八年DSP攒下SerDes与信号完整性能力，再向下收购硅光补齐光子环节，最后用诊断平台包住端到端体验。光模块正在从「卖器件」变成「卖系统级互联」，谁整合的环节多，谁的毛利和话语权就厚。这也是为什么光模块赛道突然挤满了原本只做电芯片的玩家——Credo不过是把这一步走得最快。

📈 200G/lane之后，比拼的是「谁掌控的环节多」

光模块的竞争，正在从单点参数竞争变成积分赛。

单看参数，800G到1.6T、112G到200G per lane，是行业常规节奏。但Credo这次的不同在于「全DSP模块」这个表述——意味着从电信号处理到光引擎，关键芯片全部自研自控。据多位接近人士观察，这种端到端整合在光模块厂商的 pitch 里越来越常见：客户买的不再是一颗DSP加一个光引擎的拼盘，而是一条被同一拨工程师调通过的链路。

这背后的产业逻辑值得展开。AI集群对光模块的要求里，带宽只是入场券，真正的痛点是稳定性和可运维性——十万卡集群里，一条链路的误码就可能拖慢整个训练任务。PILOT诊断分析平台的价值就在这里：把模块内部的状态变成可观测、可预警的数据，把「坏了再换」变成「坏了之前就知道」。

从更大的格局看，这条战线的竞争者名单里既有传统光模块巨头，也有试图用CPO（共封装光学）绕开传统可插拔模块的交换机阵营。Credo选择把DSP、硅光PIC和诊断平台收进同一只模块，本质上是在CPO大规模落地之前，把可插拔方案的价值做到极致。判断是：未来两年，光模块公司的估值分化将不再看带宽爬得多快，而看模块内部自控环节的「积分」有多少。这个判断并非凭感觉——据Credo财报，其2025财年（截至2025年4月）营收约4.37亿美元，同比增长约126%，毛利率维持在65%上下的水平；最新一个季度（2026财年Q1）营收同比增长仍在两倍以上。对比仍停留在「卖器件」逻辑的传统光器件厂商普遍30%-40%的毛利率区间，资本市场给Credo的估值溢价，锚定的正是这种端到端整合带来的盈利结构差异。

🤖 EDA低头：当AI开始亲手画芯片

EDA行业第一次，AI从提建议的变成了干活的。

9月30日，新思科技宣布与OpenAI达成多年期战略合作，共同开发专用AI模型GPT-Synopsys（据新思官方新闻稿，该模型将新思三十余年积累的EDA领域知识注入GPT基座模型，首批落地方向锁定验证、时序收敛、PPA优化等高重复度、可闭环验证的设计环节）。它的核心突破不在于「帮工程师写脚本」，而是这个模型被设计为直接操作新思的EDA工具、执行芯片设计工作流：工程师可以把PPA（功耗、性能、面积）优化、时序收敛这类目标委托给AI智能体，由后者运行工具、解读结果、实施变更并迭代，直到拿到可验证的结果。

新思首席产品管理官拉维·苏布拉马尼亚姆点出了紧迫性：AI训练和推理需求的爆发，正倒逼芯片更快走向更高性能，芯片制造商必须依靠新一代AI赋能的设计工具才能跟上节奏。翻译成大白话——设计速度本身，成了算力供给的瓶颈之一。这个紧迫性有量化注脚：据SEMI及多家业内机构估算，3nm级先进制程单颗芯片的设计与验证成本已达数亿美元量级，且随制程推进仍在陡增——设计效率每抬升一个百分点，对应的都是真金白银。

但真正微妙的是中国市场这一手。据路透社报道，新思正计划与中国的大语言模型构建者合作，借助其工具的AI版本，帮助中国本土企业加速芯片研发；苏布拉马尼亚姆的回应很有分寸：「我们有一套必须遵守的美国政府规定……我们认为中国有其自身的增长动力。」有分析认为，这是新思试图以「本地模型+本地场景+受限边界内工具能力」的方式，在中国市场维持存在感。

放在地缘背景下看，EDA天然处于敏感地带，而AI化的出现恰好给了各方一个新变量：能力可以按边界裁剪，模型可以本地化部署。冷静的判断是：EDA的AI化不会消解地缘约束，但会重塑博弈的颗粒度——从「能不能用」变成「能用哪一层」。而对中国设计公司来说，无论最终用谁的工具，AI对设计效率的抬升都是实打实的，这也解释了为什么本土EDA与AI实验室的结合会被加速推上日程。

🔧 RISC-V第一股：架构层的中场战事

当先进的东西越来越难买到，开源架构就成了最现实的解法。

10月9日，奕斯伟计算在香港联交所主板挂牌，成为资本市场首只以RISC-V为核心架构的芯片股。这家公司由「京东方之父」、原京东方董事长王东升创办，总部北京，采用Fabless模式，核心战略是「RISC-V+AI」，产品覆盖人机交互与多媒体处理、互连及计算，面向消费终端、汽车电子、机器人、工业控制。

基本面并不虚：截至2025年3月31日（2025财年末），公司累计拥有超过620个IP模块、超过20个系列化RISC-V内核，专利申请总量突破1740项，推出超过150款软硬件协同产品，服务全球220家客户。财务上，按公司以3月31日为截止日的财年口径（数据源自招股书及上市公告材料），2023至2025财年营收分别为17.52亿元、20.25亿元、24.31亿元，三年复合增长率约17.8%；2026财年第一季度（截至2025年6月30日）营收4.94亿元，同比增长18.4%。

更值得看的是赛道本身的斜率。据弗若斯特沙利文数据，中国RISC-V主控芯片市场规模从2021年的11亿元增长至2025年的377亿元，年复合增长率高达139.5%，预计2030年将攀升至2194亿元。

把奕斯伟放进前两条线里看，逻辑就通了：AI把算力、互连、设计工具的门槛同时抬高，而地缘约束又收窄了中国厂商获取先进技术的通道。RISC-V的价值不在于它比ARM或x86更快，而在于它没有指令集层面的一票否决权——这是一个任何一方都无法单方面掐断的开放生态。IPO募资投向芯片迭代研发、RISAA软硬件平台升级、潜在并购与RISC-V生态建设，说明王东升想做的不是一家芯片公司，而是一个架构生态的承销商。港股给了它融资通道，而生态能否真正立住，还要看未来几年RISC-V能不能从主控芯片向上渗透进更复杂的计算场景。

⚠️ 三条线交汇处：算力经济学正在改写

连接、工具、架构——AI缺口的压力会传导到产业链的每一层。

把三件事放在一张图里，传导链条很清晰：

三条线的共同点是：它们都不是在造「更快的晶体管」，而是在绕开物理与地缘的双重天花板——用光连得更多，用AI设计得更快，用开放架构造得更自由。这大概率就是未来三到五年芯片产业的主要叙事：制程微缩的红利仍在，但增量价值正在从制造节点本身，外溢到互联、工具链和架构生态。

小结

Credo把DSP、硅光和诊断平台收进一只1.6T光模块，是「系统级互联」对单点竞争的胜利；新思让AI亲手操作EDA工具并向中国伸出本地化触角，是设计工具链在效率与合规之间的走钢丝；奕斯伟敲钟港交所，则是开放架构第一次获得完整的资本化通道。三者共同指向一个判断：AI算力缺口正在把芯片产业的竞争从「一颗芯片有多强」，改写成「一个体系跑得多快」。下一阶段的看点，是CPO能否撼动可插拔光模块、AI智能体能否真正接管设计流、以及RISC-V能否从主控走向大算力——三条线，都才刚进入主升段。

需要保留的审慎同样明确：三条线目前都还在验证期。Credo的整合红利，要赌CPO的渗透速度给不给可插拔方案留出窗口；GPT-Synopsys的智能体目前仍限于可闭环验证的受限场景，全面接管设计流尚无公开时间表；奕斯伟则要在港股给出融资通道之后，证明生态投入真能烧出护城河，而非止步于主控芯片的存量替换。对读者而言，比结论更有用的是三个可跟踪的量化锚点：CPO交换机的规模出货节奏、AI智能体在设计流程中的实际接管比例、以及弗若斯特沙利文预测的中国RISC-V主控芯片市场2030年2194亿元规模的兑现程度。只要算力缺口一天不闭合，这三条战线的斜率，就一天不会变平。