🏢 公司C档 · NaN分

长鑫G6曝光:没有EUV,也能缩30%

··约1分钟阅读

📋 总体概括

长鑫G6平台技术指标流出:继续吃DUV老本,靠SAQP多重图案化把DRAM单元面积再缩30%,并首次引入晶圆级混合键合,为4F²架构与3D DRAM铺路。本文拆解其技术路线、成本逻辑与产业含义。

📄 正文

DRAM行业有句老话:单元面积就是命根子。当三大原厂靠EUV一路小跑时,没有EUV的长鑫科技,把一份G6平台的技术预测甩在了桌面上——继续用193纳米DUV浸没式光刻,单元面积再砍30%,还悄悄塞进了一个关键变量:晶圆级混合键合。这份数据来自X平台技术人士Frederick Chen的预测,预计G6最快2028年推出。看完指标,我的核心判断是:这不是追赶,是绕行。在光刻机被卡住的牌面上,长鑫正在用工艺组合和封装创新,硬生生再造一条缩放路线。

📉 缩30%,缩的是DRAM的成本命门

先说结论:30%的单元面积缩减,对DRAM厂来说约等于一次「免费扩产」。

DRAM是个极度同质化的生意,同样一颗晶圆,能切出多少颗die、每颗die多大,几乎直接决定了每Gb的成本线。据Frederick Chen发布的预测数据,G6的单元面积将从G5代的0.00128205平方微米进一步缩减至0.000896平方微米——面积缩到原来的约七成,同样一片晶圆能切出的存储容量显著提升,单位成本曲线随之整体下移。

缩从哪里来?答案全在几个关键间距的收紧上:

关键参数G5G6(预测)变化
WL(字线)间距33.3nm28nm-16%
BL(位线)间距38.5nm32nm-17%
AA(有源区)间距23.9nm20nm-16%
单元面积0.00128205 µm²0.000896 µm²-30%

注意一个细节:WL、BL、AA三个方向的收缩幅度都在16-17%左右,两个方向相乘,才凑出了30%的面积收益。这意味着长鑫不是在某一层上孤注一掷,而是在字线、位线、有源区三条战线上同时推进——任何一个环节良率掉链子,整体收益就会塌方。

对于一家至今没能拿到EUV的存储厂,这份成绩单的含义很直白:EUV不是缩放的唯一门票,只是最贵的一张。

⚙️ 把193nm榨出最后一滴油

光刻机没换,但胶、掩模和工序,全都换血了。

G6的缩放,建立在193纳米DUV浸没式光刻机的极限操作之上。预测显示,长鑫将通过SAQP(自对准四重图案化)实现核心层级的微缩,部分层级采用SADP(自对准双重图案化),光刻胶方案同步升级——AA切割层从193i LE4升级为193i LE4或X-SADP,位线接触层也引入X-SADP选项。

用人话翻译一下:DUV的光刻精度到头了,但 engineers 的想象力没有。既然一次曝光画不出20纳米的线,那就先画粗线,用沉积-刻蚀的方式把它「自对准」地劈成两半(SADP),还不够就劈两次、变四根(SAQP)。说白了,是用更多的工序层数,换取更密的图形。

代价也明摆着:工序层数暴涨,套刻精度要求苛刻,任何一层偏移都会直接吃掉良率。据多位接近设备供应链的人士透露,多重图案化对刻蚀均匀性和量测环节的压力,远大于对光刻机本身——这也是为什么说DUV路线拼的不是单点设备,而是整线的工艺控制能力。三大原厂在转向EUV之前,正是在这条路上摸爬了多年。长鑫现在做的,是把他们当年交过的学费,用更快的速度重新交一遍。

🔗 键合首秀:G6方案里真正的胜负手

如果只有SAQP,G6就只是「更努力的G5」。真正的变量藏在M0层那一行小字里:193i LELE bonded。

预测表格中,G6的M0(金属0)层首次标注了「bonded」——意味着长鑫计划通过晶圆级混合键合,把DRAM存储阵列与外围逻辑电路解耦制造,再堆叠互联。这一思路与长鑫在4F²架构上的布局高度吻合。长鑫科技总裁曹堪宇在第四届集成芯片和芯粒大会上曾明确表示:4F²架构的核心突破之一,就是把DRAM与CMOS工艺解耦,再通过晶圆级混合键合实现高速互联——这是DRAM从二维缩放迈向三维集成的关键转折点。他还透露,长鑫预计今年年底推出融合该技术的新一代DDR5 RDIMM产品。

为什么这一步如此关键?因为在传统单片集成的DRAM里,阵列和外围电路必须共享同一套光刻节距,阵列缩得越狠,外围电路的晶体管就越受罪。解耦之后,阵列可以放心用最激进的多重图案化,外围电路则可以用相对宽松的制程去做高性能逻辑——两边的矛盾被物理拆开了。键合在这里扮演的角色,本质上是把先进封装的思路前置到了晶圆制造环节,用「叠」替代了一部分「缩」。

年底的DDR5 RDIMM将是一次公开大考:键合互联的良率、信号完整性、成本,都要在服务器内存这个最挑剔的市场上见真章。

🧭 6F²的最后一舞,然后跳进3D

预测里最耐人寻味的一句话是:G6可能是6F²内存芯片结构的最后一代产品。

2D DRAM的单元结构缩放,正在逼近物理边界。20纳米级的有源区间距,意味着存储电容的摆置空间已经极其局促,再往下硬缩,保留时间(Refresh)的物理天花板就会压过来。据预测,长鑫已提前布局3D内存技术,其3D DRAM堆叠层数可达64层以上,2030年后推出的G7代产品,可能转向4F²结构或3D内存架构。

把时间线拉直了看:

G5平台

单元面积0.00128205平方微米

年底前

键合工艺DDR5 RDIMM登场

2028年

G6平台预计推出

2030年后

G7转向4F2或3D DRAM

这个节奏背后的产业逻辑值得咂摸:G6引入的键合工艺,表面上是为了当前这一代产品的面积收益,实质上是在为G7的彻底转型练手——晶圆级键合的设备、材料、良率体系一旦跑通,2D堆3D的工程基础就埋下了。4F²架构将单元面积再砍一半,而64层以上的3D DRAM则干脆换一个维度继续堆容量。换句话说,DUV的物理极限不是长鑫的终点,而是它切换赛道的发令枪。

小结:被卡住的牌面上,打出自己的牌型

回头看这份G6预测,三条线索其实是一条:SAQP榨干DUV的二维空间,键合拆开阵列与外围的绑定,3D DRAM备好下一个维度的出口。没有EUV的长鑫,用工序复杂度和工程创新,换来了原本属于EUV的缩放收益,还顺手把4F²和3D的门提前推开了一条缝。2028年的G6是一次期中考试,真正的分水岭在2030年之后——当6F²谢幕、3D登场,DRAM行业的竞争逻辑将从「谁的光刻更细」变成「谁的键合更强」。这场换轨,才刚刚开始。

本文由本站 AI 辅助聚合生成,原始来源如下:

🔎 本文基于以下资讯(素材溯源 · 信息来源)

📰 相关阅读推荐(与本文相关的其他资讯)