🔥 文章· 先进封装· 技术
共 29 篇· 今日新增 8
别盯制程了,AI算力瓶颈在封装
当制程微缩追不上算力增长,封装成了AI芯片真正的胜负手。本文拆解TSMC的CoWoS-S硅中介层方案如何解决数据、供电与互联三大瓶颈,并分析面板级封装为何被视为
晶体管摞着造,四大巨头抢下先手
从平面到FinFET再到GAA,晶体管架构每十年换一次姿势。现在轮到CFET:把NMOS和PMOS垂直堆叠,同面积逻辑密度翻倍。Intel、台积电、三星与IBM
光引擎搬家,英伟达要革基板的命
英伟达在SEMICON West 2026展示OOI技术,将光引擎从有机基板迁入硅中介层,并演示单光纤256Gb/s的DWDM方案;台积电同时向GlobalFo
不卷制程卷折叠:华为换了条赛道
华为公开纠偏“韬定律”误读:逻辑折叠不是叠芯片,而是三维协同设计。麒麟9050实测密度提升53.5%,NPU算力提升140%,键合间距已达1.5微米。麒麟202
麒麟拆成两半,高通先读懂了华为
拆解显示麒麟9050 Pro采用LogicFolding双die架构,随后有报道称高通将授权相关专利。本文从拆机细节、封装路线、专利博弈与地缘格局四个层面,解读
HBM“长个”失败,SK海力士押注混合键合
摩尔定律让位,AI把牌桌掀了
高通花69亿美元,从华为手里买了一个“叠”字
AI缺的不是算力,是封装手艺
台积电产能翻倍,也喂不饱AI芯片
TrendForce研判CoWoS-L将凭成熟度与良率优势保持AI芯片封装主流地位至2028年;台积电拟把CoWoS月产能从约13万片300mm约当晶圆翻倍至2
绕开EUV的路线,被一篇论文坐实了
存储卷不动平面了,AI逼着大家盖楼
HBM撞上775微米天花板
CoWoS产能翻倍,为何对手还能抢到订单?
性能暴涨55%,靠的不是光刻机?
CoWoS产能翻倍,凭啥还是它说了算?
何庭波交卷了:芯片进步不再只看光刻
从何庭波在ChinaXiv提交的实测数据论文,到昇腾960超节点的NPO量产,性能进步正与光刻制程解耦:芯片内部靠逻辑折叠降功耗,芯片之间靠混合键合与近封装光学
制程被卡之后,芯片开始往“上”长
麒麟9050 Pro用逻辑折叠和四丛集架构在受限制程上找回性能,CPO设备则因AI算力需求全面缺货。两条看似无关的新闻,指向同一个产业命题:摩尔定律放缓后,芯片
不用EUV,麒麟9050赌赢了?
混合键合终于上桌,存储却掉队了?
我们都误读了SK海力士的CPO论文
SK海力士联合弗吉尼亚大学登上《自然·电子学》,提出光子中介层直连存储与处理器的“以光为中心”架构;同期谷歌豪掷121.8亿美元绑定迈威尔。光互连正从网络侧杀向
海力士,想用光重写内存生意?
没有EUV,华为把芯片盖成了楼
麒麟9050 Pro用逻辑折叠把DUV制程做出等效先进节点性能,晶体管密度提升55%;同期三星将半数4nm产能转向HBM4基础裸片。两条线索指向同一件事:当几何
HBM的护城河,被一块3D堆叠的DRAM凿穿了?
算力核弹背后,键合测试成生死线
AMD Instinct MI455X与CDNA 5架构虽然抢眼,但高密度封装下的键合可靠性正成为AI芯片能否规模交付的隐形瓶颈。键合测试从抽检转向全检,产业链