Intel再撞存储墙，光互连救场？

当[[Intel]]的CPU工程师再次翻开存储路线图，他们看到的不是熟悉的DRAM周期，而是一堵墙——内存墙。据多位接近[[Intel]]的人士透露，公司内部对是否大举重返存储业务仍存分歧，但AI服务器里存储芯片的价值量已无法忽视。与此同时，光互连市场正在爆炸：[[CIC]]最新预测，2024年到2030年，AI数据中心光互连市场将从137亿美元增至1444亿美元，十年十倍，硅光子占比63.7%。存储与互连，这两个曾经被CPU厂商视为外围的领域，正在变成AI基础设施的心脏。Intel若不能同时翻越这两座山，可能连CPU的主场都会失守。

Intel的存储十字路口：CPU厂商的二次抉择

场景回到2015年前后，Intel尚是存储市场的一家重要玩家，但随后逐步收缩，将资源聚焦于CPU主业。如今，AI训练集群里，一颗GPU旁边往往堆叠着数颗高带宽内存（[[HBM]]），存储不仅决定了算力能否被喂饱，更直接贡献了整机成本与利润。有供应链人士私下说：“以前存储是配菜，现在存储是主菜，Intel如果只做CPU，等于把利润最厚的部分让给别人。”

事实层面，[[Intel]]作为CPU specialist，正密切关注存储的回暖。[[EE Times]]的报道标题就是《Intel at a Memory Crossroads, Again》，点明存储芯片正从commodity（大宗商品）变成AI gold rush（AI黄金潮）。存储芯片的商业模式正在改变：过去DRAM和NAND以标准化、周期性著称，价格随供需大幅波动；而AI服务器需要的高容量DRAM、企业级SSD以及[[HBM]]，具备更高的定制化程度和更强的客户粘性，价格波动被弱化，更像“黄金”而非“铜”。

产业逻辑上，Intel面临的十字路口不是第一次。存储业务历史上曾多次拖累其财报，但AI时代存储的价值密度提升，让存储从成本中心变为利润中心。若Intel继续缺席存储，其数据中心CPU平台将难以在系统层面提供最优的存储性能；若重返，则需与[[SK海力士]]、[[三星电子]]、[[美光]]等巨头正面竞争，资源消耗巨大。据多位接近Intel供应链的人士透露，Intel内部曾讨论过通过CXL（Compute Express Link）等开放协议，让CPU与外部存储池高效互联，从而在不自己生产存储芯片的情况下，也能参与存储价值分配。这或许是Intel的第三条路。

存储芯片的AI变身：从大宗商品到黄金

场景：一家Hyperscaler（超大规模云厂商）的采购总监最近在行业私下聚会上说：“以前我们买DRAM像买大宗商品，砍价按美元/GB谈；现在买HBM，要提前一年锁产能，价格谈不动，还得求着供应商。”这句话生动反映了存储芯片在AI浪潮中的角色转变。

数据层面，[[CIC]]的预测虽聚焦光互连，但同样折射出AI数据中心的投资强度：光互连市场从2024年的137亿美元增长到2030年的1444亿美元，年复合增长率超过40%。存储市场虽未给出具体数字，但AI服务器中存储价值占比显著提升已是行业共识。以HBM为例，一颗GPU周围通常需要4到8颗HBM堆栈，每颗容量从16GB到24GB不等，仅存储部分就可能占加速卡成本的30%以上。这种价值占比在传统CPU服务器中是不可想象的。

产业逻辑上，存储芯片的“AI变身”得益于三个结构性变化：第一，AI训练和推理对内存带宽的需求远超传统计算，HBM通过2.5D封装将DRAM裸片堆叠起来，大幅缩短数据路径；第二，AI推理场景对高容量DRAM的需求持续增长，例如大模型参数常驻内存，要求单服务器内存容量从数百GB跃升至数TB；第三，企业级SSD在AI数据湖和向量数据库中的角色加重，存储层级从热到冷都需要重新设计。这些变化让存储芯片从标准化商品走向定制化、高附加值产品，价格波动趋缓，供应商议价能力增强。

值得注意的是，存储与互连并非孤立增长。HBM需要先进的2.5D/3D封装，而光互连中的CPO（co-packaged optics）同样需要将光学引擎与交换芯片共封装，两者对先进封装资源形成竞争。[[Intel]]在先进封装领域有EMIB和Foveros技术，这或许是它同时切入存储与互连的支点。

光互连的1440亿美元赌局：硅光子与CPO

场景：一家AI芯片初创公司的技术负责人在最近的一次闭门会上直言：“我们算力再强，数据出不去芯片，等于零。现在光模块的功耗和成本已经追上了计算芯片，光互连必须搬到封装里。”这正是CPO（[[co-packaged optics]]）兴起的背景。

根据[[CIC]]的预测，到2030年AI数据中心光互连市场将达到1444亿美元，其中硅光子（[[silicon photonics]]）技术将贡献63.7%的收入。这个数字意味着硅光子将从实验室技术变成主流。传统光模块采用分立光学元件，体积大、功耗高、成本贵；硅光子利用CMOS工艺在硅片上集成光调制器、探测器等，能够大幅降低成本并提升集成度。而CPO进一步将光学引擎与交换ASIC封装在同一个基板上，缩短电信号传输距离，降低功耗和延迟。

产业逻辑上，光互连市场的爆发由三个因素驱动：第一，AI训练集群规模从千卡到万卡甚至十万卡，GPU之间需要高速、低延迟的互连，传统可插拔光模块的功耗和密度已接近极限；第二，CPO能够将互连功耗降低30%-50%，这对于功耗敏感的AI数据中心至关重要；第三，硅光子与CMOS工艺兼容，可以借助成熟晶圆厂产能实现规模效应，成本曲线陡峭。

[[Intel]]在硅光子领域并非新手，多年前就展示了硅光收发器，但商业化进展一度缓慢。如今CPO成为AI互连的必争之地，Intel若能将其硅光子技术储备与先进封装能力结合，推出面向AI交换芯片的CPO产品，将有可能在光互连市场分得一杯羹。不过，据多位接近Intel的人士透露，Intel内部对光互连业务的重視程度仍不及CPU和代工业务，能否抓住窗口期存疑。

内存墙与互连墙：Intel如何同时翻越两座山

场景：一位曾经参与Intel数据中心平台设计的工程师在行业论坛上感叹：“过去我们只关心CPU频率和核心数，现在系统瓶颈全在内存带宽和互连带宽。CPU再快，数据送不过来，就是空转。”这句话点出了AI时代计算架构的根本矛盾。

事实层面，存储与互连已成为AI基础设施的两大瓶颈，而[[Intel]]的CPU在AI服务器中的主导地位正被[[NVIDIA]]的GPU+[[HBM]]+NVLink组合侵蚀。尽管Intel推出了Gaudi系列AI加速器，但在市场声量和生态成熟度上仍处于追赶状态。与此同时，[[CIC]]的数据显示光互连市场十年十倍，存储芯片变成AI黄金，这两块蛋糕都在快速膨胀，但Intel的传统CPU业务并未直接受益。

产业逻辑上，Intel要同时翻越内存墙和互连墙，不能靠单点突破。可行的路径是系统级解决方案：通过CXL协议让CPU与外部内存池高效互联，缓解内存墙；通过硅光子和CPO技术切入互连墙；通过EMIB/Foveros等先进封装将CPU、HBM、光引擎集成在一起。这种“三合一”的打法若成功，Intel可以重新定义AI服务器的系统架构，从CPU供应商升级为平台级玩家。

据多位接近[[Intel]]的人士私下透露，公司内部已经成立跨部门小组，评估CXL与CPO的协同方案，但受限于代工业务亏损和财务状况，资源投入力度仍不明朗。如果Intel无法在未来三到五年内在这两个领域建立可量产的竞争优势，其在AI数据中心市场的份额可能进一步萎缩。

小结

存储与互连，曾经是Intel战略版图上可进可退的边缘地带，如今却成了决定其AI时代命运的关键战场。存储芯片从大宗商品变成AI黄金，光互连市场十年十倍，硅光子与CPO重塑硬件架构。[[Intel]]若能用CXL、先进封装和硅光子技术同时缓解内存墙与互连墙，还有机会从CPU厂商转型为AI系统平台的核心供应商；若继续犹豫，可能真的要错过这趟黄金列车。未来五年，是Intel最后的窗口期。