三星要把DRAM摞上GPU头颅,长存刚交出330亿大单
Hot Chips上三星披露HBM三阶段路线图,终点是取消中介层、将DRAM垂直堆叠在计算芯片上的zHBM,宣称功耗降70%、带宽升230%;同期长存控股330亿科创板IPO获受理,全球NAND第三的成绩单背后,存储行业正同时经历架构革命与资本扩张的双重拐点。
导语
同一天之内,存储行业抛出了两份截然不同、却指向同一件事的文件:一份是[[三星]]在Hot Chips上披露的HBM三阶段路线图——终点是取消中介层、把DRAM直接焊在GPU头顶的zHBM;另一份是[[长存控股]]330亿元的科创板IPO招股书,拟募资金额超越[[中芯国际]]和[[长鑫科技]],创下科创板历史之最。
一个是重新定义内存与算力的物理关系,一个是中国存储IDM第一次以世界前三的姿态走向资本市场。存储,正在从AI服务器里的"配角”,变成整个半导体叙事的主角。
一、Hot Chips现场:三星把DRAM“搬”到了GPU头顶
今年Hot Chips大会上,三星DRAM设计团队的Sangwook Han登台,做了一件罕见的事:不只展示下一代产品参数,而是摊开了一条完整的三阶段演进路线图,一直讲到2029年以后才可能落地的终局架构——zHBM。
所谓zHBM,通俗讲就是:不再让内存像现在这样"坐"在计算芯片旁边,而是直接"骑"在它头上。GPU、TPU这些xPU芯片在下,DRAM层层堆叠在上,彻底取消如今AI芯片里又贵又占面积的2.5D中介层(interposer)。
这笔账三星算得相当激进。相较标准HBM4E,zHBM宣称可实现70%的功耗降低、230%的DRAM带宽提升;按每个DRAM模组计算可节省100W功耗,同时给GPU释放8.3%的额外功率空间。
要知道,在当下的AI机柜里,功耗是比硅面积更稀缺的资源。能从内存子系统中抠出100W还给计算芯片,等价于在不换电源、不换散热的前提下悄悄多出一片性能预算——这是所有云厂商都愿意为之买单的东西。
据多位接近设备与封测供应链的人士私下交流,各家头部厂商对"去中介层化"方向的共识度远比公开发言中高,分歧只在时间点和量产良率风险由谁先扛。三星这次等于把牌面直接亮在了桌面上。
二、为什么要拆掉中介层:两条正在逼近的物理天花板
要理解三星为什么走这条路,得先看清楚HBM到底是什么、卡在哪里。
[[HBM]](高带宽内存)的基本结构,可以拆成两部分:一是C-die,即包含DRAM存储单元的核心芯片,最多可垂直堆叠16层;二是B-die(基础芯片),位于堆叠最底部,负责各类DRAM控制功能,并通过PHY物理接口层与GPU等计算芯片通信。两层之间靠TSV(硅通孔)打通——一种穿透芯片的垂直导电通道。
这套结构的带宽爬坡非常猛:当前HBM4每个堆叠已超过3TB/s,HBM4E推进至4TB/s区间,HBM5则要在HBM4基础上把带宽翻倍,容量超过60GB。
但扩下去会撞墙。硬约束有两处:其一,TSV数量与间距存在物理极限——通孔不能无限密集,这是刻在光刻和刻蚀工艺里的规律;其二,B-die内PHY接口的I/O数量与速度同样有上限,信号在铜线上跑,不是纸面上加零就能解决。
更微妙的是第三个变量:B-die与计算芯片之间的制程代差正在逐代收窄。过去,逻辑用5nm、4nm,而Base Die还停留在相对成熟的工艺上;如今两边越来越接近。这意味着两件事:Base Die越做越贵,说明先进逻辑工艺真正进入DRAM域;同时也给了三星把两类异质器件进一步融合的切入口——第一阶段就是这一步的落地,三星已将D1c与4nm逻辑工艺用于HBM4的Base Die,目的直指降功耗、缩面积。
一句话概括:内存不再是挂在计算芯片旁边的一块"仓库",而正在变成同一栋楼里一层层的"房间"。这是AI时代的架构命题,而不只是参数竞赛。
产业判断也随之清晰:谁掌握Base Die先进逻辑能力,谁就握住了下一代HBM的话语权。这正是DRam厂商第一次在设计端对逻辑侧反向输出要求的时代。
三、330亿的答卷:长存控股交出的三年逆袭账本
视线转回国内。8月21日,长江存储控股股份有限公司科创板IPO获受理,拟募资330亿元——其中208亿元投向长江存储量产线技术升级项目,122亿元用于研发相关募投项目。这个数字超过了长鑫科技的295亿元和中芯国际的200亿元,成为科创板史上拟募资金额最高的项目。保荐机构为中信证券和中信建投。
比融资金额更有说服力的,是招股书里的经营曲线:
| 报告期 | 主营业务收入(亿元) | 其中NAND Flash收入(亿元) | 归母净利润情况 |
|---|---|---|---|
| 2023年 | 187.47 | 141.02 | 尚未扭亏 |
| 2024年 | 452.03 | 398.80 | 扭亏,盈利67.71亿 |
| 2025年 | 631.85 | 566.60 | 净利润超142.11亿 |
| 2026年一季度 | 470.42 | 452.38 | 归母净利333.79亿 |
三个季度内主营收入翻了三倍以上,2026年一季度单季归母净利润333.79亿元。截至2026年3月31日,公司累计亏损大幅收窄至约34亿元——按照这个势头,历史包袱清零只是时间问题。
产能层面,二期生产线已经满产,过去两年产销量持续提升,三期产能建设正在推进。截至2026年3月末,长存控股已建成中国大陆最大的3D NAND Flash晶圆生产基地。
根据TrendForce数据测算,2026年1-3月,长存控股在全球NAND Flash厂商中的销售金额与出货量排名均为全球第三、中国第一。
一家曾经长期处于出口管制风口浪尖的企业,如今站在了资本市场的聚光灯下。据产业链人士透露,此次IPO所募208亿投向的技术升级项目,直指更高层数3D NAND的量产爬坡——存储行业的下一个战场,层数之外还要拼混合键合密度与I/O速度。
四、Xtacking与中国NAND第一次真正的"领先"
长存的故事,技术主线只有两个字:Xtacking。
2022年,长存推出Xtacking®3.0,成为全球首批推出200层以上3D NAND产品的企业——这被定义为国内存储技术首次领先世界先进水平。注意,这里的"领先"不是追赶意义上的并列第一梯队,而是首批。
2024年迭代至Xtacking®4.0,拿下FMS权威奖项,并且被评价为"重塑全球3D NAND技术发展路线"。2025年,长存成为中国大陆为数不多的与国际头部厂商达成专利交叉授权的集成电路企业。
这最后一条尤其值得展开。专利交叉授权在存储业里是资格认证般的存在:它意味着你的技术积累让对方在与你对抗时也不再稳赢,与其打官司不如互换筹码。三星、铠侠、西部数据这类厂商互相之间就常年维持类似安排。中国大陆企业拿到这张桌子上的席位,历史上还是头一回。
有趣的是,Xtacking的逻辑与三星zHBM惊人地相似:都是把存储阵列和控制/外设电路拆开分别制造,再用先进的键合手段垂直连通,从而绕开单一工艺节点上的两难。差别只在于,NAND是CMOS wafer叠Array wafer,而三星要做的是把DRAM die叠到xPU die上。
这说明行业进化方向出现了罕见的殊途同归:混合键合与三维集成不再是先进封装部门的事,而是存储架构本身。由此推演,未来几年存储业的竞争焦点将从层数、密度的军备竞赛,部分转向"谁能把键合密度和I/O通道做到极致"。在这一维度上,手握Xtacking经验的长存,反而比多数NAND同行少走弯路。
五、双线并进的深层判断:存储业的地壳运动才开始
把两条线索放在一起看,会发现2026年这几场动作背后的共同底色:存储的角色变了。
过去的存储逻辑是跟随周期——价格涨跌、库存去化、.CapEx收放,玩家们在一个半封闭的寡头市场里玩排名。而现在,AI把DRAM推向了系统架构的中心位置,HBM的每一次迭代都在改写"内存离算力应该有多近"这个基本问题;同时NAND在企业级数据中心、消费电子等场景的放量,让长存这样的后发者有了规模化的现金牛来反哺前沿研发——招股书中描述的场景端逻辑正是如此。
三星选择在这个时候公布zHBM,一方面是对SK海力士在HBM份额优势的正面对攻——既然比不过你现在的量产良率,就直接掀桌子跳到下一架构;另一方面也是给自家DRAM设计团队的舞台确立话语权。而长存赶上的是一个大宗商品属性与战略地位同时上升的窗口期:业绩好到能够支撑330亿的融资故事,监管端又有把存储基建做厚的需求,两股力恰好同向。
当然,硬币的另一面不应回避。zHBM仍是路线图而非流片报告,取消中介层涉及的散热、良率、测试难题没有公开解法,落地时间大概率远在后续世代之后;长存的330亿也伴随着NAND价格周期反转的风险敞口——一季度的利润率水平建立在行情高点之上,一旦周期下行,巨额CapEx的压力会立刻显形。高杠杆扩张叠加强周期波动,向来是存储业最经典的死亡配方之一。
但方向本身几乎没有悬念:内存与计算的距离只会越来越近,从interposer到hybrid bonding再到直接堆叠,每一步都在压缩那几毫米。三星把它画成了路线图,长存把它写进了招股书——两个文档的风格完全不同,指向的未来却是同一个。
结语
一部存储产业史,本质上是"存储器如何一步步逼近处理器"的历史:从独立内存条到片上集成,从中介层摆放(2.5D)到垂直焊死(3D)。三星的zHBM是这条曲线的最新延伸,长存的330亿则是这条曲线上新玩家的入场费。
接下来的看点有两个:一是HBM4E时代各家的Base Die之争如何分胜负,二是长存募投项目投产后能否在三期产能爬坡中守住全球第三的位置并向第二发起冲击。周期会有起伏,路线图可能会延期,但"离算力更近"的物理定律不会改变。存储的故事,才刚刚写到高潮章节前。