新思在面对面3D堆叠中完成PCIe 6.0 PHY验证，64 GT/s——称其方法是将既有2D测试芯片拆解重构

📋总体概括

新思（Synopsys）发布号称业界首个3D堆叠PCIe 6.0测试芯片的硅验证结果：基于5nm工艺的PHY IP在面对面（face-to-face）3D堆叠封装中实现64 GT/s的PCIe 6.0速率。其方法论是拆解已有的2D测试芯片，将PHY部分置于3D堆叠环境中重新验证，以评估TSV、堆叠封装对高速SerDes信号完整性、功耗与可靠性的影响。这为芯片设计公司未来在3D IC架构中直接集成PCIe 6.0高速接口提供了IP与封装协同设计的实证依据。