存储芯片
三星制定“三阶段HBM路线图”：迈向真正的3D ZHBM，将DRAM直接堆叠在计算芯片上
📋总体概括
三星在Hot Chips大会披露HBM三阶段演进路线图，终点为zHBM架构——将DRAM直接垂直堆叠在GPU、TPU等计算芯片上，彻底取消2.5D中介层。据称相比标准HBM4E，zHBM可实现70%功耗降低、230%带宽提升，每模组省电100W，并为GPU释放8.3%功率空间，瞄准AI算力内存瓶颈。
⚡关键信息
- ▸三星公布HBM三阶段路线图，最终目标是zHBM：DRAM直接垂直堆叠于计算芯片之上，取消2.5D中介层
- ▸宣称相较HBM4E：功耗降低70%、DRAM带宽提升230%，每DRAM模组节省100W
- ▸HBM由C-die（存储单元，可堆叠16层）与B-die（基础芯片，负责控制与PHY通信）经TSV连接构成
🔥犀利点评
图纸上的230%带宽很惊艳，但良率与散热能否落地才是三星真正的考题。
📰 相关资讯（与本文相关的其他资讯）
本文由本站自动聚合，以下为原始来源：前往 华尔街见闻 阅读全文 →