芯片设计

从测试压缩到分层连接:面向AI与HPC器件的SoC测试扩展

原标题: 从测试压缩到分层连接:面向AI与HPC器件的SoC测试扩展

SemiEngineering·2026/9/22 07:01:51🔗 原文

📋总体概括

Semiconductor Engineering刊文探讨AI与HPC芯片规模激增下SoC测试的演进路径。文章指出,单纯依赖测试压缩已不足以应对超大算力芯片的测试数据洪流,测试数据的高效分发同样关键。业界正从传统测试压缩技术走向分层连接架构,通过多层级测试访问机制优化数据传输效率,支撑AI加速器和HPC器件的测试成本与质量平衡。

⚡关键信息

  • ▸AI与HPC芯片规模持续膨胀,测试数据量随之激增,传统压缩手段面临瓶颈
  • ▸测试压缩仅解决数据体量问题,测试数据的高效分发成为同等重要的挑战
  • ▸分层连接架构成为SoC测试扩展的新方向,通过多层级测试访问提升效率
  • ▸测试策略演进直接关系到AI器件的测试成本控制与良率管理

🔥犀利点评

测试从来是芯片产业里最不起眼却最烧钱的环节。AI芯片堆出上千亿晶体管,设计团队风光无限,测试团队却在为数据搬运发愁。压缩只是省数据的手段,真正的瓶颈在于怎么把数据高效送进 die 内部——分层连接本质上是把网络架构思维搬进测试访问机制。谁先把测试扩展性问题解决好,谁就能在HPC良率上省下真金白银。

本文由本站自动聚合,以下为原始来源:前往 SemiEngineering 阅读全文 →