存储芯片🔥8.0
行并行DRAM计算削减数据重组织开销(Syracuse、FAU、TU Dresden)
原标题: 行并行DRAM计算削减数据重组织开销(Syracuse、FAU、TU Dresden)
📋总体概括
Syracuse大学、埃尔朗根-纽伦堡大学与德累斯顿工业大学联合发表论文「RAPID: Row-Parallel Arithmetic Processing in DRAM」,提出存内计算新架构。现有DRAM-PUM因电荷共享操作局限于单一位线,需将数据重排为列导向、位串行格式,带来高昂开销。RAPID采用行并行算术处理方式,直接在DRAM内部执行计算,减少数据重组织成本,为降低内存与处理器间数据搬运瓶颈提供了新思路。
⚡关键信息
- ▸Syracuse、FAU与TU Dresden三校联合发布RAPID论文,聚焦DRAM存内计算架构
- ▸现有DRAM-PUM的电荷共享操作仅限单一位线内进行,是该路线的结构性限制
- ▸既有方案须把数据重组织为列导向、位串行格式,产生显著额外开销
- ▸RAPID提出行并行算术处理,省去数据重排步骤,降低计算成本
- ▸核心目标是减少内存与处理器之间的数据搬运,缓解存算瓶颈
🔥犀利点评
PUM喊了多年,卡脖子从来不是算力,而是数据得先排好队才能算——位串行、列重排的预处理开销吃掉了大部分理论收益。RAPID直接从行并行入手绕开重排,思路对路,但DRAM这种高门槛、被三大原厂把持的结构性创新,论文到量产之间隔着十年级别的鸿沟,别高兴太早。
📰 相关资讯(与本文相关的其他资讯)
本文由本站自动聚合,以下为原始来源:前往 SemiEngineering 阅读全文 →