背面时钟网格为2nm纳米片芯片降低偏斜与功耗（UCSC）

📋总体概括

加州大学圣克鲁兹分校（UCSC）研究团队发表论文《面向2nm GAAFET BSPDN技术背面时钟网格的设计空间探索》，提出将时钟网格从昂贵的顶层金属迁移到背面供电网络（BSPDN）上。时钟网格是高性能芯片中降低时钟偏斜、抵抗片上工艺偏差的关键结构，但传统方案占用稀缺的高端金属布线资源。借助背面供电网络这一2nm节点的新技术路线，时钟网格可转移到晶圆背面，同时降低时钟偏斜与功耗，为2nm GAAFET纳米片工艺的时钟分配网络设计提供了新方向。