晶圆制造🔥9.0

层层堆叠:透视业界竞逐CFET晶体管的竞赛

原标题: 层层堆叠:透视业界竞逐CFET晶体管的竞赛

Semiconductor Digest·2026/10/22 12:51:38🔗 原文

📋总体概括

晶体管架构演进路线图再次刷新:继平面晶体管到FinFET、再到环栅纳米片之后,业界下一个目标CFET(互补场效应晶体管)逐渐清晰。CFET将n型和p型晶体管垂直堆叠,可在约一半的占片面积内实现同等逻辑功能。目前Intel、台积电、三星和IBM研究院均已展示出可工作的CFET硅验证芯片,标志着该概念从论文与模拟走向实际硅片验证,成为各大厂商争夺后纳米片时代技术制高点的核心赛道。

⚡关键信息

  • ▸晶体管架构演进路径:平面晶体管→FinFET→环栅纳米片→CFET
  • ▸CFET将n型与p型晶体管垂直堆叠,实现同等逻辑的占片面积约为传统方案的一半
  • ▸Intel、TSMC、Samsung和IBM Research四家均已做出可工作的CFET硅验证
  • ▸CFET被视为环栅纳米片之后的下一代晶体管架构,行业竞争已进入实质阶段

🔥犀利点评

CFET的看点不在于堆叠本身,而在于它把器件微缩从平面博弈变成了立体工程:近忧是n/p两层的 thermal budget 和不同功函数金属如何在垂直结构里共存,远忧才是良率与成本。四家都拿出可工作硅片,说明方向已无争议,但量产节点大概率在纳米片红利吃尽之后,别被实验室演示冲昏头,这仍是一场十年期的耐力赛。

本文由本站自动聚合,以下为原始来源:前往 Semiconductor Digest 阅读全文 →