芯片设计🔥9.0
高通HBC技术完成硬件验证 相关产品计划2027年上半年出样
📋总体概括
高通宣布第一代高带宽计算(HBC)技术已在圣迭戈实验室完成硬件验证,验证了完整读写与近存计算能力。HBC将多层LPDDR内存垂直堆叠在计算芯片上方,以替代HBM路线提升AI推理带宽并降低能耗,早期两层堆叠样品每瓦带宽达HBM4的五倍以上,正式四层堆叠产品将为AI250加速器提供133TB/s有效带宽,为AI200的18倍。AI250计划2027年上半年出样,三星、SK海力士提出合作,台积电负责整合封装。
⚡关键信息
- ▸高通HBC完成圣迭戈实验室硬件验证,验证完整读写与近存计算能力
- ▸HBC以多层LPDDR垂直堆叠替代HBM,两层样品每瓦带宽达HBM4五倍以上
- ▸四层堆叠正式产品为AI250提供133TB/s有效带宽,是AI200的18倍
- ▸AI250加速器计划2027年上半年出样,方案进入产品化阶段
- ▸三星、SK海力士主动提出合作,台积电负责整合封装工艺
🔥犀利点评
用LPDDR垂直堆叠撬HBM的墙角,高通这步棋打在英伟达生态最痛的点上:带宽和功耗。每瓦带宽五倍于HBM4若是实测而非PPT数字,推理市场的内存格局可能被重写。但注意,商业化的关键其实握在三星、海力士和台积电手里——存储厂愿不愿意认真扶持这条绕开HBM的路线,才是胜负手。2027年出样,留了两年的验证窗口,也留了被质疑『实验室参数≠量产良率』的空间。
📰 相关资讯(与本文相关的其他资讯)
本文由本站自动聚合,以下为原始来源:前往 驱动之家 阅读全文 →