AI喂饱了代工厂，泛林却在赌1nm

导语： 966亿美元，这是2026年第二季度全球晶圆代工2.0市场交出的营收答卷——同比增长25%，环比增长11%。AI还在往晶圆厂里塞订单，代工厂数钱数到手软。但就在财报一片红火的同时，设备巨头泛林集团9月29日抛出SA-CFET架构，剑指1nm以下节点。一边是当季的现金流，一边是十年后的物理极限，这条产业链正同时打着两场仗。

📈 966亿美元：AI把代工市场买爆了

先看数字。

根据Counterpoint Research最新发布的晶圆代工供应追踪报告，2026年第二季度全球晶圆代工2.0市场营收达到966亿美元，同比增长25%，环比增长11%。

两个增速都值得琢磨。环比11%尤其扎眼——对代工这种重资产、以季度为单位爬坡的行业来说，两位数的环比增长不是常态，通常意味着产线在实打实地往上爬。

为什么增速比上一季度还提了一档？报告给出的答案很直白：AI基础设施扩张。这不是单一产品的故事，而是一整串需求链在同时发力——

注意最后一行。电源管理IC听起来是最不性感的产品，但AI机柜的功耗密度暴涨，让这类芯片的需求跟着水涨船高。换句话说，AI浪潮不只喂饱了3nm、2nm的先进产线，连成熟制程也分到了一杯羹。

这就是代工2.0口径的妙处——它统计的不是某一种芯片，而是整个AI算力基础设施背后的芯片制造总量。据多位接近代工厂的人士私下透露，这一轮需求的最大特点是'什么节点都缺'：先进制程排队，成熟制程也不闲着。

产业判断： AI需求的'全节点渗透'，是这轮25%增长和以往周期最大的不同。以前的周期靠手机撑一个节点，这轮是GPU、ASIC、CPU、网络、电源五路齐发。

🔥 ASIC开始分流GPU叙事

这一季最值得盯着看的变化，藏在'定制化ASIC'六个字里。

云厂商不想永远只当GPU的买主。自研加速芯片省成本、省功耗、还掌握架构话语权，这条路已经被验证过商业价值。而ASIC芯片无论设计多独特，最终都要落到代工厂的产线上。

对代工厂来说，这是结构性利好：

• GPU订单集中在头部一两家客户，议价权在对方手里；
• ASIC订单来自多家云厂商，客户更分散，订单粘性更强；
• ASIC往往不需要最激进的旗舰节点，中先进制程就能承接，产能利用更灵活。

一张图看懂这一季的营收结构：AI需求像水一样漫过所有节点，而不只是灌进最先进的那条产线。

不过，狂热之中要保持一分清醒。25%的增速建立在AI基础设施持续扩张的假设上，一旦资本开支节奏放缓，'什么节点都缺'可能瞬间变成'什么节点都松'。代工行业的周期性从来不会因为AI而消失，只会迟到。

产业判断： ASIC订单的分散化，是这一季代工营收质量最高的部分——它比GPU单点爆款更抗周期波动。

⚠️ 红火的营收，遮不住的物理墙

但数钱的快乐背后，有一个所有从业者都心知肚明的问题：制程节点快到头了。

摩尔定律逼近物理极限，不是新闻，而是每天都在发生的现实。FinFET进化到GAA（环栅晶体管），靠的是把沟道立起来换静电控制；但GAA之后呢？平面空间就那么大，NMOS和PMOS并排摆放的布局，缩无可缩。

这里解释一下背景：在传统CMOS结构里，NMOS和PMOS两种晶体管必须'并排住'，各占一份平面面积。相当于一个房间里的两张床，怎么摆都占地方。

比利时微电子研究中心imec在2026年7月发布的制程路线图中给出了明确预判：2038年有望实现0.3nm等级工艺，而CFET垂直堆叠架构是突破物理极限、延续摩尔定律的核心方案。

所谓CFET（互补型场效应晶体管），就是把NMOS和PMOS从'并排睡'改成'叠着睡'——两层器件垂直堆叠，同样的平面面积塞进两倍的器件。相当于复式楼改造：不扩地皮，只加盖。

听起来简单，做起来是另一个宇宙的难度。垂直堆叠意味着原来在平面上井水不犯河水的两类器件，现在贴在了一起，接触、对准、隔离，每一个环节的制造难度都呈指数级上升。这就是为什么CFET被谈论了很多年，却始终停留在路线图上。

产业判断： 当需求端红红火火的时候，供给端的技术储备竞赛反而更凶。因为一旦物理墙真的撞上，手里有方案的人才有下一轮门票。

🔬 泛林的答案：SA-CFET架构

9月29日，泛林集团给出了自己的答案。

泛林提出了一种自对准互补场效应晶体管架构，简称SA-CFET。它的目标很明确：将CMOS晶体管继续推进至1nm及以下节点，为摩尔定律续命。

先看最抓眼球的那条：SRAM面积暴缩52.7%。

SRAM是芯片里的'高速内存'，CPU的缓存就是它。过去几个节点，SRAM的微缩速度远远落后于逻辑晶体管——这是业内公认的老大难。逻辑还能靠架构优化'挤牙膏'，SRAM的面积却几乎原地踏步。而AI芯片恰恰是SRAM消耗大户，缓存面积直接决定芯片成本。能把6T SRAM单元面积砍掉一半以上，意味着同等缓存容量下芯片die size大幅缩小，成本曲线直接改写。

再看另一条容易被忽略的：兼容N3规范。42nm接触栅极间距、21nm金属间距——SA-CFET不是凭空造一个新世界，而是尽量沿用现有设计规则。这对芯片设计公司是重大减负：底层规则不剧变，EDA流程、IP生态就能平滑过渡。

产业判断： 泛林这步棋的聪明之处在于，它赌的不是'颠覆'，而是'续命'。越贴近现有体系，产业接受度越高。

🧰 自对准三件套：制造难度是怎么降下来的

SA-CFET的核心，在于三个自对准工艺模块：

三个模块干的是同一件事：把原本对套刻精度要求极高的步骤，转化为自对准工艺。

这里用人话翻译一下'套刻'。芯片制造要经过几十层光刻，每一层都要和上一层对准。堆叠层数越多、特征尺寸越小，套刻误差的容忍窗口就越窄——相当于要求你在头发丝上再刻一根头发丝，还不能偏。而SA-CFET的三件套，把许多'靠光刻机硬对准'的步骤，变成了'结构自己长在一起'的自对准设计：扩大了边缘放置误差窗口，同时缓解了CFET垂直堆叠结构中最头疼的接触拥挤问题。

打个比方：与其每次都要求两支笔尖分毫不差地对上，不如让笔帽直接扣在笔杆上——位置由结构自己保证，而不是靠手工对齐。

另一个值得注意的细节：泛林还采用了非金属栅极切割设计和中间介质隔离（MDI）来实现功函数分离。功函数分离决定了NMOS和PMOS的阈值电压——堆叠之后，两种器件贴得极近，如何让它们各自'性格分明'而不互相干扰，就是MDI要解决的问题。

当然，这一切目前还停留在设计验证阶段。泛林Semiverse Solutions团队是利用SEMulator3D数字孪生工艺建模完成验证的——也就是先在虚拟晶圆厂里把整条工艺流程跑了一遍，确认能构建出6T SRAM单元和NOT、NAND、NOR等基础逻辑单元。数字孪生先行，是设备厂应对'试错成本指数上升'的标准姿势：物理世界的每一次实验都是天价，虚拟世界里的失败不要钱。

产业判断： 设备厂正在从'卖机器'变成'卖工艺路线'。谁能率先在数字孪生里证明一条可量产的路径，谁就掌握了下一代节点的议程设置权。

🗺️ 从9月29日到2038年：一场十二年的长跑

把时间线拉直了看，你会看到一条清晰的技术接力：

imec把0.3nm放在2038年，泛林在2026年秋天拿出SA-CFET方案——中间隔着十二年的长跑。这个时间差本身就是信息：下一代架构的方案验证期，比大多数人想象的要长得多。从架构提出、数字孪生验证，到测试芯片流片、量产导入，每一步都是以年计的工程马拉松。

这也解释了一个反直觉的现象：为什么营收暴涨25%的当口，设备厂反而在埋头研究十二年后的事？因为设备行业的商业模式是'提前布局、滞后收获'。今天验证的架构，决定了2030年代谁的刻蚀机、沉积设备进入产线。等物理极限真到眼前才动手，就什么都来不及了。

据多位接近设备供应链的人士透露，围绕CFET的工艺设备预研竞争已经悄然展开，'谁家的工艺模块被架构采纳，谁就锁定了下一个十年的入场券'——这话虽有夸张，但方向没错。

产业判断： 本轮AI驱动的代工繁荣，为整个产业赢得了宝贵的现金流窗口期。这笔钱最好的用途，就是投入CFET这类'为2038年做准备'的技术储备。

小结

966亿美元的单季营收，是AI给晶圆制造的当下投票；SA-CFET和2038年的0.3nm路线图，是产业给摩尔定律的未来续约。前者决定今年财报的漂亮程度，后者决定十二年后牌桌上还有没有你的位置。AI喂饱了代工厂，而吃饱饭的人，才有资格去赌1nm。真正的悬念在于：当需求周期与架构切换周期在某个节点重叠时，谁会为这场双重押注买单——答案，要到2030年代的产线上去找。