2nm以后，芯片拼的不再是制程

2025年的芯片圈，有个 quietly 发生、却足以改写叙事的变化：大家不再只盯制程数字了。

2nm以下，Multi-Die（多芯粒组装）正在成为主流路线；小米一口气甩出三颗自研芯片，覆盖手机、AI加速和智驾；三大存储厂集体“弃钨用钼”，把用了几十年的材料连根拔起。三条线索，指向同一个判断——芯片竞争的主轴，正从“单颗芯片有多先进”，转向“系统怎么拼、材料怎么换、算力怎么落”。

这篇文章，我们把三条线索拆开看。

🧩 2nm以下，单颗大芯片的时代结束了

金句先行：摩尔定律没死，只是换了个活法。

Semiconductor Engineering 近期的一篇行业综述给出了明确信号：随着新创新与成熟工艺混合、多年研究成果走向主流，芯片正在变得更大、更模块化、能力更强——而实现方式，是 Multi-Die Assemblies（多芯粒组装）在2nm及以下节点成为主导方案。

翻译成人话：与其在一块光罩极限边缘的硅片上死磕所有功能，不如把计算、IO、存储、模拟各自做成小芯片（Chiplet），再用先进封装“拼”成一个系统。制程该卷的卷（计算芯粒上最先进节点），不该卷的不卷（IO和模拟用成熟工艺，便宜又稳定）。

这个转向的产业逻辑其实很朴素：良率经济学。一颗大芯片上任何一个缺陷都可能报废整颗；拆成四个芯粒，单个芯粒良率高得多，坏的换掉就行。再加上不同功能对制程的需求天然不同——让AI引擎用2nm、让接口用12nm，总成本反而更低。

“据多位接近一线的工程师反馈，现在先进封装的产能排期，紧张程度已经不亚于先进制程本身。”这句话在业内流传已久，而Multi-Die在2nm以下的统治性地位，只会让这种紧张持续下去。

对产业链来说，这意味着价值分配的挪动：封装基板、中介层、混合键合、测试——这些过去被视为“后道”的环节，正在变成决定产品竞争力的“前道”。

📱 小米三芯齐发：设计侧已经在用新打法

一颗芯片打天下，这个剧本写不下去了。

8月24日，小米一口气发布三款玄戒系列芯片：玄戒O3、玄戒O100和玄戒D100，分别瞄准终端SoC、大模型AI加速和智能驾驶。先看参数表：

多数媒体的解读停留在“小米自研芯片版图扩大”。但把三颗芯片放在一起看，能看到两个更深的信号。

第一，先进封装已经杀进了手机厂商的自研芯片。 玄戒O100采用6nm工艺——注意，不是最先进的逻辑制程——但搭配3D晶圆级堆叠封装，靠近存计算做到了1.22TB/s的带宽。这是一个非常典型的Multi-Die思路：制程不上顶，封装往死里堆。对AI加速这种带宽饥渴型负载，封装带来的带宽收益，远比制程往前挪一格值钱。

第二，“人车家”三端各自定制芯片，本身就是模块化思维的体现。 手机SoC、AI加速器、智驾芯片，三种负载、三种规格、三个团队节奏。这比一颗万能大芯片的现实得多。

有接近小米芯片团队的人士私下评价：“O100那颗芯片，重点根本不在6nm，而在那28672根数据线怎么排、怎么堆。”这句话本身就说明——设计侧的评价体系已经变了，带宽、堆叠和集成度，正在和制程节点平起平坐。

对整个国产设计生态，玄戒系列给出了一个可参考的样本：避开制程上的正面消耗战，在系统定义和先进封装上建立差异化。

楼还能往上盖，但电线撑不住了。

第三条线索藏在最不起眼的地方：互连材料。

三星已经开始量产钼基方案，美光已经跟进，SK海力士下一代375层NAND也准备开始用。三大存储厂罕见地步调一致，原因只有一个——闪存堆到300层以后，用了几十年的钨，快扛不住了。

逻辑不复杂：3D NAND是往垂直方向盖楼的，层数越高，用于连接各层的“电线”就得越细、越深。钨这种传统互连材料，在线宽缩到一定程度后电阻飙升、填充困难，就像高楼层里塞不进合格的电缆。要继续往500层、1000层走，材料必须换。钼，就是那个接棒者。

材料一换，涟漪就来了。SemiAnalysis 预计，光是给NAND做钼沉积的设备，到2027年就可能卖出超过10亿美元——而这“可能还只是第一波”。钼的下一站，还有DRAM和先进逻辑芯片。

这条线索和前两条是同一件事的不同侧面：当结构创新（堆叠）成为主引擎，材料创新的窗口就打开了。 存储厂不换材料就上不了层数；设备商不抓住钼就错过一个新市场；而这一切的根源，是行业选择了“往上堆”而不是“往小缩”。

对国产设备与材料厂商，这是少数几个“新赛道、大家同步起跑”的机会点——没有几十年工艺壁垒的存量包袱，比拼的是导入速度。

⚙️ 三条线索，一个共同的底层逻辑

分头看是三个新闻，合起来是一个时代切换。

把三条线索放进一张图，规律就浮出来了：

第一，系统的定义权在上升，单点的制程权重在下降。Multi-Die主导2nm以下，意味着“你是不是最先进节点”不再是唯一的胜负手；“你怎么拼、拼得效率如何”变得同样重要。小米用6nm加3D堆叠做到1.22TB/s带宽，就是这个逻辑在产品端的直接体现。

第二，价值链利润池在搬家。过去十年的增量主要在光刻、蚀刻等前道制程设备；未来若干年，先进封装、键合、基板、新型沉积设备（比如钼沉积）、新材料，会是增量更陡的曲线。SemiAnalysis那笔“单是NAND钼沉积设备就超10亿美元”的预测，只是这场搬家的一角。

第三，入场姿势变了。制程竞赛是巨头的游戏，动辄百亿美元量级；而封装、材料、系统定义层面的竞争，给了一批“非头部玩家”上桌的机会——无论是设计公司靠架构与集成取胜，还是设备材料商在换材料的窗口期卡位。

“据多位接近设备厂商的人士透露，围绕钼工艺的设备验证排期已经排到了明年。”传闻未必精确，但方向感是真实的：谁先完成工艺验证，谁就吃下第一波红利。

⚠️ 冷静一点：新范式也有它的账要算

任何范式切换，都不是免费的。

多芯粒拼装并非银弹。系统拆得越碎，芯粒之间的互连功耗、延迟和测试复杂度就越高；Multi-Die成为2nm以下主流，恰恰说明设计者是在“两害相权”——制程微缩的边际成本已经高到宁可承担封装集成的复杂度。玄戒O100那28672根数据线，既是带宽的来源，也是良率和测试的噩梦。

同样，钼替换钨也不会一蹴而就。新材料的沉积、刻蚀、可靠性质检，整套工艺都需要重新摸索；三大存储厂虽然方向一致，但各自的导入节奏、成本曲线都是商业机密。500层、1000层的目标写在路线图上，材料这只“拦路虎”才刚刚被请走一只。

还有一笔隐性的账：生态碎片化。芯粒要拼装，接口、基板、测试标准就得统一。标准之争，往往是下一个十年的暗战。

小结：2nm以下Multi-Die成为主流、小米三芯齐发押注系统级算力、三大存储厂弃钨用钼——三件事看似分散，实则是同一次范式切换的三个切面：芯片产业的竞争单位，正从“一颗制程先进的芯片”，变成“一套高效集成的系统”。制程竞赛没有结束，但它不再是唯一的叙事。接下来值得盯住的三个信号：先进封装产能与标准的演进、钼在DRAM与逻辑芯片的渗透速度、以及更多“小米式”系统定义型芯片公司的出现。楼还在往上盖，只是支撑楼的东西，全换了。