修复后全文

近日，工业和信息化部与国家发展改革委联合印发《电子信息制造业发展“十五五”规划》，芯片部分着墨极多：高性能处理器、高密度存储器、高可靠性模拟和数模混合芯片，成熟制程“做精做细”、先进制程“提高能力”，再加上先进封装、氧化镓、金刚石、EDA、IP核、三维集成——几乎是把产业链从头到尾点了一遍名。

一句话概括这份文件：芯片产业的攻关，从“单点突破”正式切换到了“全链条体系战”。

这篇文章，我们把规划里每一条措辞拆开，看看背后押的是什么注。

📈 全链条点名：这次不玩单点突围了

拿到规划文本的第一眼，老半导体人的直觉是：这份文件的写法变了。

过去几年的产业政策叙事，往往聚焦于某一两个“卡脖子”环节——光刻机、EDA、大硅片，单点引爆、逐个击破。而这次“十五五”规划用了一句总纲式表述：“推动集成电路全链条攻关，增强产业链供应链韧性和安全水平”。设计、制造、封测、设备、材料、零部件、软件，一条不落。

这不是文风问题，是战略判断问题。经历过这几年的出口管制风波之后，产业界形成了一个共识：芯片是一个耦合度极高的系统，任何单点的“国产替代”，如果上下游跟不上，最后都会变成孤岛。你流片出来了，没有可靠的封装；封装好了，没有合格的材料批次稳定性；材料有了，设备备件断供——链条上任何一个环节掉链子，前面所有投入都归零。

用一张图看清楚这次规划点名的“全链条”到底覆盖了什么：

值得注意的是闭环的最后一笔：终端整机需求反哺芯片设计。规划把高性能处理器放在产品序列的第一位，对应的正是AI服务器、智能汽车、工业控制这些本土整机厂商的旺盛需求——这是过去二十年全球半导体产业验证过的规律：没有下游整机的牵引，上游工艺永远练不出来。华为、比亚迪们的订单，本身就是最好的产业政策。

据多位接近产业政策制定的人士观察，此次规划在产品端点名三类——高性能处理器、高密度存储器、高可靠性模拟数模混合芯片——对应的正是当前进口依赖度与战略权重都最高的三个品类：算力、存储、车规与工业芯片。这可以推演为：“十五五”期间国产替代的主战场，将从消费类芯片，正式转向这三块硬骨头。

这三个品类的“硬”，是有数据背书的：

• 存储：据集邦咨询（TrendForce）数据，全球DRAM市场年规模约500亿美元量级、NAND Flash约400亿美元量级，而长鑫存储、长江存储两家在全球位元份额上合计仍处于个位数百分比区间，替代空间最大；
• 车规芯片：据中国汽车工业协会及芯谋研究等多家机构的公开测算，国内车规级芯片整体自给率不足10%，车规MCU的自给率长期仅在5%左右徘徊；
• 算力芯片：在先进制程受限背景下，AI加速芯片的性能提升高度依赖封装与互连创新，这正是下文“侧门路线”的逻辑起点。

🔧 成熟制程“做精做细”，是最务实的一句话

规划里有一句措辞很有意思：“做精做细成熟制程，提高先进制程能力”。

注意这个动词的温差。“做精做细”是动作指令，落点扎实；“提高能力”是方向表述，留有余地。这八个字的轻重缓急，其实就是未来五年中国晶圆制造的真实路线图。

先说成熟制程。过去几年，本土晶圆厂在28纳米及以上节点的产能扩张是全球最快的——据SEMI《World Fab Forecast》报告，中国大陆晶圆产能在全球的占比已超过两成，且按在建项目测算，到2026年前后中国大陆300mm产能有望跃居全球第一；但也迅速撞上了另一个问题：同质化产能过剩，价格战开打。模拟芯片、功率器件、MCU、CIS，这些成熟制程的标准品，市场价格一轮接一轮地下探——TrendForce等机构的公开跟踪显示，2023年以来8英寸晶圆代工价格普遍回落，部分消费类MCU价格较2021年周期高点已腰斩。业内私下流传一句苦笑话：“扩产的时候有多热闹，杀价的时候就有多安静。”

所以“做精做细”这四个字，与其说是鼓励，不如说是一次纠偏。它的潜台词是：成熟制程的出路不在“多”，而在“专”——特色工艺平台、车规级可靠性认证、功率与模拟的深度定制。同样的28纳米，做逻辑标准品是红海，做嵌入式存储或者高压BCD工艺就是另一片天地。中芯国际、华虹、晶合集成们接下来的差异化竞争，会围绕工艺平台丰富度展开，而不是单纯的产能数字。

而“提高先进制程能力”，措辞克制但分量不轻。在现有设备条件约束下，先进制程的每一纳米推进，都要靠工艺创新、多重曝光策略、良率工程去硬啃。这决定了它注定是一个渐进的、不做声张的过程。规划把它放在“成熟制程”之后、用更短的篇幅带过，本身就是一种叙事纪律：能说的说透，不能张扬的，方向给出即可。

对设备与材料供应商来说，这其实是个好消息。成熟制程的“精”与“细”，意味着对刻蚀均匀性、薄膜厚度控制、量测精度的要求全面抬升——这些恰恰是北方华创、中微公司、拓荆科技们的练兵场。一个可参考的坐标系：据各公司年报及行业统计，北方华创、中微公司2023—2024年营收均保持了年均30%以上的高增长，本土设备厂在刻蚀、薄膜沉积等环节的国产化率已显著提升——但在量测检测、光刻等环节，国产化率仍处于较低水平，这正是“全链条”叙事下最需要补齐的几块板。成熟制程做不精，先进制程就无从谈起，这条逻辑链规划写得很清楚。

📦 先进封装与三维集成：摩尔定律的侧门

规划原文里有两个词值得并排读：“推动先进封装测试技术开发和应用”，以及“推进三维集成等技术突破和应用”。

这两句话放在一起，指向的是同一个产业判断：当逻辑制程的微缩速度放缓、且外部获取先进设备受限时，性能延续的主战场正在从“前道”转向“后道”。

Chiplet（芯粒）就是这条路线的代表作。把大芯片拆成多个小芯粒，分别用最合适的工艺制造，再通过2.5D/3D封装拼装起来——算力密度上去了，良率成本还下来了。AI加速芯片几乎清一色采用这一路线，先进封装产能如今是全球性的稀缺资源：据TrendForce等机构的公开估算，台积电CoWoS产能2024年接近翻倍、向每年数十万片的量级爬坡，仍被英伟达、AMD及各大云厂商排队争抢，就是最直观的证据。

对中国大陆产业而言，先进封装的战略意义更进一层：在光刻设备受限的现实中，这是为数不多的、可以用相对成熟设备实现系统级性能跃升的路径。长电科技、通富微电、华天科技这三大封测厂——按全球委外封测（OSAT）营收排名，长电科技稳居全球前三——在2.5D/3D、扇出型封装上的布局，加上 fabs 与设计公司之间正在形成的 Chiplet 接口标准生态（如中国计算机互连技术联盟推动的 ACC 等本土互连标准），构成了这条“侧门路线”的完整拼图。

一位封测厂的技术负责人曾私下感叹：“以前开会，封测坐末排；现在讨论AI芯片，封测厂第一个发言。”座次的变化，就是产业重心迁移的注脚。

但也要冷静看到卡点：三维集成考验的不只是封装工艺，还有跨芯片的高速互连设计、散热、测试方法学，以及最重要的——统一的接口标准与IP生态。这也是为什么规划把三维集成和IP核放在同一份文件里点名：这两件事，本质上是同一场战役。

🧪 氧化镓、金刚石上桌：材料梯队的提前卡位

规划里最“超前”的一句，是“推动氧化镓、金刚石等超宽禁带半导体产业化发展”。

把氧化镓和金刚石写进五年规划的产品序列，在全球主要经济体的产业政策文本里都属罕见动作。先看一张公认的物理参数对比：

逻辑很清晰：碳化硅和氮化镓的国产化正在放量——据Yole及国内行业机构的公开数据，全球SiC衬底市场已达约30亿美元量级并保持20%以上的年增速，国内份额占比持续抬升——天岳先进、三安光电等厂商的产能爬坡进入收获期，所以规划对宽禁带用的是“提质升级”——从有到好；而对氧化镓、金刚石用的是“产业化发展”——从零到一，提前十五年卡位。

为什么是现在？因为超宽禁带材料恰恰是功率电子的“终极答案”候选：更高的击穿场强意味着更高电压等级、更低损耗，直接对应特高压输电、轨道交通、深空探测这些国家级场景。而且氧化镓可以采用熔体法生长衬底，理论成本曲线比碳化硅的升华法友好得多——谁先把长晶、掺杂、外延的工程问题啃下来，谁就握住了下一代的定价权。

当然，分级叙事也要泼一点冷水：氧化镓的p型掺杂至今是国际性难题，金刚石的大尺寸外延同样遥远。规划点名“产业化”，更多是给出方向和资源锚点，而不是承诺时间表。材料这东西，急不来，但也不能不提前摆子。

💡 EDA与IP核：最软的环节，最硬的命门

规划末尾还有一句话，篇幅最短，分量可能最重：“加快发展电子设计自动化工具（EDA）和知识产权核（IP核）”。

EDA是芯片设计的“工业软件母机”。据SEMI ESD Alliance（电子系统设计联盟）发布的行业统计数据，全球EDA及半导体IP市场年收入已达约170亿美元量级，且保持双位数增长；市场长期由新思科技、楷登电子、西门子EDA三家主导——三家合计占全球市场份额约七成——尤其在全流程仿真验证和先进制程签核环节，本土工具的覆盖率仍有明显缺口。据赛迪顾问等多家国内机构的公开测算，国产EDA在中国本土市场的占有率长期在15%以下。华大九天、概伦电子、广立微这些年在点工具上持续突破，但“点”的胜利要汇聚成“线”的胜利，还差全流程整合这一大步。规划用“加快发展”而不是“推动”，措辞的紧迫感是写得明白的。

IP核则是容易被外行忽视、内行最头疼的一环。Chiplet时代，IP核的意义还在升级——不同厂商的芯粒要能互相拼装，靠的就是标准化的接口IP和互连协议（UCIe已成为国际主流通用标准）。换句话说：EDA决定了芯片怎么设计出来，IP核决定了产业生态怎么长在一起。三维集成如果没有自主的接口IP体系作支撑，封测的物理能力再强，也只是给别人做代工。

据多位接近设计公司的人士反馈，国产EDA在模拟全流程上的可用性提升很快，但在先进制程数字全流程上的替代仍是渐进过程。这个判断与规划“加快”二字所暗示的急迫程度，是吻合的。

把这次规划的关键动作和时间脉络放在一起看，节奏感就出来了：

从“十四五”的补产能、补装备，到“十五五”的全链条体系化——这份规划实际上是对前五年的一场复盘：产能有了，装备在爬坡，接下来的短板在哪里，就点名到哪里。

写在最后

通读这份《电子信息制造业发展“十五五”规划》，最大的感受不是某一条具体政策，而是方法论的变化：单点突围的时代结束了，接下来的竞赛比的是链条完整度、环节协同度和生态自持力。

成熟制程做精、先进制程渐进、封装另辟蹊径、材料提前落子、软件补齐命门——五条战线，一张网络。未来五年中国芯片产业的故事，大概率不会是某一项“惊天的突破”，而是这条链上每一个环节的良率、批次稳定性和生态兼容性，一点一点地磨出来。

半导体没有奇迹，只有复利。

参考资料

1. 《电子信息制造业发展“十五五”规划》（工业和信息化部、国家发展改革委联合印发）——文中规划引文均摘自该文件芯片相关章节；

2. SEMI《World Fab Forecast》——中国大陆晶圆产能全球占比及300mm产能预测数据；

3. SEMI ESD Alliance《Market Statistics Service》季度报告——全球EDA及半导体IP市场规模数据；

4. TrendForce（集邦咨询）——DRAM/NAND市场规模与份额、CoWoS先进封装产能、8英寸代工价格跟踪等公开数据；

5. Yole Développement——SiC/GaN/超宽禁带半导体市场及产业化阶段数据；

6. 赛迪顾问、芯谋研究、中国汽车工业协会相关公开报告——国产EDA市场占有率、车规芯片自给率等测算数据；

7. 长电科技、通富微电、华天科技、北方华创、中微公司、天岳先进等上市公司公开年报及公告。

编辑说明：文中涉及市场规模、产能、国产化率的数据均为截至发稿前可公开查证的行业机构口径，不同机构统计口径存在差异，具体数值请以各机构最新发布为准。