775微米，卡住了AI的脖子？

775微米，大概是十几根头发丝叠在一起的厚度，如今却成了AI算力扩张路上最硬的一堵墙。HBM堆栈的总厚度被物理与封装标准钉死在这个数字上，存储巨头们只能换个活法：SK海力士把看家工艺MR-MUF一路续到英伟达的Rubin平台，三星则押注混合键合与ZHBM垂直堆叠。这场围绕"垂直空间"的战争，本质是AI记忆系统从标准化商品走向定制化平台的一次换轨。本文拆解这堵墙是怎么砌起来的，以及谁最有机会第一个翻过去。

📏 775微米，一堵被标准砌死的墙

物理学不留情面，但它至少把墙的位置标得很清楚。

今年的Hot Chips大会上，SK海力士抛出的核心信息只有一个：HBM立方体的总厚度，被卡在775微米——这恰好是一片300毫米逻辑晶圆的标准厚度。这不是随口定的数，而是整套先进封装链路对齐的结果：HBM要和GPU、XPU一起做协同封装（Co-Packaging），存储堆栈的厚度必须与逻辑晶圆体系兼容，否则后续的贴装、回流、散热盖装配全都对不上号。

问题在于，HBM是往上长高的。从8层、12层到16层堆栈，每多叠一层DRAM，就意味着每一颗裸片必须再薄一点。当总厚度封顶在775微米，层数越高，留给减薄、键合层和base die的空间就被挤压得越狠。12层之后，传统键合方式的余量基本吃光。

SK海力士的应对是延续性打法：把自家的MR-MUF（回流成型底部填充）工艺一直延伸到支撑英伟达Rubin平台。这套工艺是SK的护城河——良率高、应力缓冲好，正是高层数堆栈最在乎的两件事。但在更薄的裸片上，MR-MUF终有极限，混合键合（Hybrid Bonding）因此被SK提上HBM5的日程表。

产业逻辑很清晰：这是典型的"延续性工艺 vs 突破性工艺"十字路口。SK选择在现有路线上多榨两年利润，三星则已经在准备跳变。墙还没倒，但翻墙的工具已经开始发货了。

🧩 HBM不再是大宗商品

当所有人都用同一个标准件，差异化就只能往更深处走。

本届Hot Chips上最值得玩味的信号，是三家巨头同时把"定制化"挂在了嘴边。三星给出了一个三阶段路线图：HBM的基础底片从单纯的数据通信层，一步步演进为定制化AI平台。换句话说，那块过去只负责"传话"的底片，未来要自己"干活"。

更激进的是ZHBM概念——把HBM直接垂直堆叠在XPU之上。三星给出的量化目标相当凶悍：总DRAM功耗较HBM5降低约70%，绝对功耗降幅超过100瓦，带宽提升2.3倍以上。这一组数字背后是一个朴素的判断：既然散热和功耗是最大约束，那就把数据搬运的距离从毫米级压缩到微米级。

另一边，英伟达的披露则打开了另一扇门：其实验室已拥有至少三款RISC-V架构的RVA23处理器，并完成了CUDA在RISC-V硬件上运行的首次公开演示——这是第三方定制CPU接入NVLink Fusion生态的具体路径展示。

把两条线放在一起看，逻辑就通了：HBM的底片在变成算力载体，加速器的接口在向定制CPU开放。存储与逻辑的边界正在模糊，先进封装和芯片设计两条赛道正在同一个物理空间里交汇。HBM不再是货架上的标准商品，而是一个可以按客户需求重新设计的平台——这既是机会，也是议价权重排的开始。

📈 现货价涨了七倍，新厂却要等两年

涨价七倍的市场，通常不会因为一篇讲效率的论文就冷静下来。

存储分析师Jim Handy在本届大会上给出的供需画像，几乎是当前整个AI产业链的底层约束。先看供给端的一个残酷换算：HBM每片晶圆能产出的GB数，只有标准DDR的三分之一。同样的晶圆投入，位元产出直接砍掉三分之二。

更麻烦的是时间差。过去十余年，DRAM行业靠工艺微缩就能满足位元增长，几乎没有人进行大规模新建晶圆厂——即便按最激进的时间表，一座新厂从开工到产出也需要约两年。需求冲击到来时，行业的响应能力严重受限。结果已经写在价格上：HBM现货价格较此前水平上涨约7倍，三星、SK海力士、美光及主要NAND供应商均录得异常强劲的营收增长。

pie showData

title GPU封装内硅片构成占比

内存相关硅片 : 90

GPU逻辑硅片 : 10

短缺还在向下游蔓延。Meta测试在TLC SSD与HDD之间部署低成本QLC SSD后发现性能改善，推动超大规模数据中心更广泛采用SSD；AI基础设施对HDD的拉动甚至造成机械硬盘短缺，QLC SSD开始填补新存储层级、替代缺货的HDD，进一步把NAND推入短缺状态——铠侠和闪迪（SNDK）成了这条传导链上的意外赢家。

Handy还顺手驳斥了一个流行论断："算法效率提升会压低硬件需求"。他的观察是，当一项新技术把内存需求降低6倍，超大规模云厂商的典型反应是用同样的预算处理6倍的Token，而不是削减资本支出。效率改变的是AI基础设施的生产力，未必减少流入这个系统的钱。换句话说，HBM的短缺是结构性的，不是周期性的——这也意味着，产能扩张的决策窗口，就在当下这一两年。

🔥 90%的硅片都是内存，可靠性成了命门

堆得越高，摔得越疼——这句话在HBM上是字面意思。

美光HBM设计架构师Ragu在大会上做的，是把HBM扩展的代价彻底量化。一个典型的搭载4颗12层HBM堆栈的GPU封装中，内存硅片总量约为GPU硅片的8倍——也就是说，系统级封装里约90%的硅片面积与内存相关。AI加速器这个产品，物理意义上已经是"内存为主、计算为辅"的硅片集合体。

这个结构带来一个致命的可靠性问题：堆栈中只要有一颗DRAM裸片失效，整个封装就可能报废，而可靠性挑战随堆栈高度增加显著加剧。Meta公布的Llama 3研究数据直接印证了这一点——约17%的非预期训练中断归因于HBM。对一个动辄数万卡、连续跑数周的训练集群来说，17%的中断来源不是个小数字，它直接换算成真金白银的算力空转。

散热则是压在可靠性之上的那块石头。HBM基础底片是整个封装中发热最严重的区域之一，热量从底部产生，而散热路径却要从顶部走——热源和散热面之间的距离，决定了堆叠高度的天花板，也就决定了单位面积带宽的上限。

这解释了一个此前看似激进的选择：为什么三星的ZHBM把"DRAM功耗降低70%"当作头号KPI，而不是带宽或容量。在下一代架构里，功耗不再是成本问题，而是架构可行性的入场券。谁能先把功耗压下来，谁就先摸到更高层数堆栈的门票。

🗺️ 三家的牌桌，赌注各不相同

存储战争的胜负手，正在从地道战变成攻坚战。

把三家巨头的路线图并排摆开，分歧一目了然：

这盘棋的判断可以这样下：SK海力士的延续性路线，目的是稳稳吃下Rubin周期的HBM订单，用MR-MUF的良率优势继续锁定英伟达这个最大客户；三星则用ZHBM赌后年——一旦混合键合和垂直堆叠跑通，70%的功耗降幅就是重新洗牌的筹码。真正的卡点不在路线图上，而在工程里：混合键合在高层数堆栈上的良率爬坡，是所有路线图共同的隐形关卡。据多位接近存储原厂的人士透露，良率爬坡进度目前仍是各家内部会议上的头号话题，谁先放量谁先定标准。

还有一个容易被忽视的变量：英伟达的RISC-V动作。当定制CPU可以接入NVLink Fusion，云厂商的自研芯片就多了一条深度捆绑的路径——而自研芯片越多，对定制化HBM的需求就越旺。这反过来加速了HBM从商品向平台的转变。

小结

775微米，既是物理的墙，也是行业的分水岭。它宣告了靠"往高堆"线性升级HBM的时代进入尾声，也把存储巨头推上了定制化平台和三维垂直堆叠的新赛道。短期看，MR-MUF与混合键合会在HBM5世代共存，SK海力士守住当期，三星ZHBM赌未来，结构性短缺在未来两年内难以缓解；中长期看，谁的功耗先降下来、谁的良率先爬上去，谁就掌握AI记忆系统下一个世代的话语权。盯着这堵墙的人，盯的其实是整个AI基础设施的成本曲线。