十五五定调：成熟制程才是胜负手

文件只有一句话，但顺序就是路线图。

近日，中央网络安全和信息化委员会印发《国家信息化“十五五”规划》，在芯片部分写下了一句措辞极为克制的话：做精做细芯片成熟制程，提高先进制程制造能力，推进存算一体、三维集成、光电融合等技术突破应用。

短短一句话，其实是一份浓缩的半导体路线图：先保基本盘，再建先进能力，最后换道布局。对习惯了“先进制程=竞争力”叙事的产业界来说，这份文件几乎是在公开纠偏——成熟制程不是退路，而是主战场之一。

这篇文章，我们就把这句话拆开来看。

📄 一句话规划，藏着三层信号

先看动词的选择，这是整份文件最值得玩味的地方。

“做精做细”，对应的是成熟制程。注意，不是“做大”，不是“做强”，而是“精”和“细”——这两个字指向的都不是产能规模，而是工艺平台质量、良率稳定性、客户结构的深度。翻译成人话：28nm及以上节点的产能，该建的已经建了不少，接下来比的不是谁的多，而是谁的好用。

“提高”，对应的是先进制程。这个措辞比业内外预期要冷静得多——不是“突破”，不是“赶超”，是“提高”。这等于官方承认了一个基本事实：先进制程是一个需要长期能力建设的过程，而不是一次冲刺就能到达的终点线。

第三个信号在句尾：存算一体、三维集成、光电融合被并排列出。这三项技术有一个共同点——都是绕开传统制程微缩逻辑的性能提升路径。当线宽推进受限，就从架构、封装和材料维度找增量。

据多位接近产业政策制定的人士观察，这类文件的措辞精度远高于外界想象，每一个动词背后都对应着主管部门对现状的评估结论。“做精做细”四个字能写进国家级规划，本身就是对成熟制程战略地位的正式确认。

一句话，三层信号：承认现状、正视差距、换道突围。

🏭 成熟制程：不是备胎，是现金流和安全垫

很多读者对“成熟制程”有个误区，觉得它是先进制程的“降级版”。

事实恰恰相反。按晶圆出货片数计，业内普遍估计28nm及以上成熟节点占全球晶圆代工产能的七成上下。你的汽车MCU、电源管理芯片、WiFi芯片、图像传感器、射频器件、驱动IC——几乎全部跑在成熟制程上。没有成熟制程，先进制程做得再尖端，也拼不出一块完整的电路板。

对中国大陆晶圆制造板块而言，成熟制程更是绝对的收入支柱。中芯国际、华虹、晶合集成等厂商的出货主力都在成熟节点，其中晶合集成更是靠显示驱动芯片的成熟工艺单一赛道，做成了全球该细分领域的重要供应方。

但硬币的另一面也在显现：过去两年，成熟制程扩产潮叠加消费电子需求疲软，价格战打得很凶。有晶圆厂内部人士私下抱怨，“同样的28nm逻辑平台，报价一年比一年低，毛利被压缩得只剩惯性。”

这正是“做精做细”四个字要解的题。方向其实很清晰：

汽车电子是最典型的抓手。车规芯片的认证周期动辄两三年，一旦进入供应链就极难被替换——这意味着稳定的长单和相对健康的毛利。一家做车规MCU代工的晶圆厂管理层曾说，车规订单的利润“不算惊艳，但能睡得着觉”。

从地缘视角看，成熟制程还有一层被低估的意义：它是供应链安全的基本盘。当先进制程的获取存在不确定性时，能否自主稳定地生产28nm以上的全部芯片品类，直接决定了整个电子产业的天花板。欧美近两年也在大力重振本土成熟制程产能，恰恰说明各方都看懂了这一点——成熟制程从来不是低端的代名词，而是产业权力的底盘。

⚠️ 先进制程：目标是“提高”，不是“抢跑”

再说先进制程。这一段必须冷静。

当前的现实约束是明确的：最先进光刻设备无法获取，意味着主流路径上的EUV路线被物理性隔断。国产设备虽然在快速追赶——北方华创的刻蚀与薄膜沉积、中微公司的介质刻蚀都已进入国内先进产线的采购清单——但覆盖度、稳定性和最先进节点的适配能力，仍需要以年为单位的验证周期。

在这样的约束下，“提高先进制程制造能力”这九个字，实际上定义了一条务实的路径：

第一，用好DUV加多重曝光的工程极限。 在不受限的设备上，通过工艺整合把节点能力推到当前条件下的边界，这是已被验证可行的路。代价是良率爬坡慢、成本高，适合高价值、对成本不敏感的产品线。

第二，设备材料国产化持续滚动导入。 先进制程的本质是数千道工序的能力总和，每一道工序国产化率的提升，都在为下一代产线积累工程数据。这是一个复利游戏，快不得，也停不得。

第三，用先进封装置换一部分制程微缩收益。 这是过去三年整个行业最重要的策略转向——Chiplet、2.5D/3D集成，把“单芯片变小”的问题转化为“多芯片拼装”的问题。长电科技、通富微电等封测龙头，以及各类先进封装产线的密集落地，都是这条路线的具体投影。

据多位接近国产设备厂商的人士透露，先进制程产线上国产设备的验证节奏明显加快，“以前是设备厂商追着产线求机会，现在是产线主动催设备厂商交货。”这个细节，比任何宏大叙事都更能说明产业内部的真实温度。

判断很明确：十五五期间，先进制程的关键词是能力建设而非产能竞赛。衡量标准不是“做出了几纳米”，而是“整条链路的自给率和良率水平提高了多少”。

🔀 存算一体、三维集成、光电融合：三条绕道超车的路

规划里并列写出的三项技术，值得单独一节。因为它们指向同一个战略逻辑：当制程微缩受阻，就从别的维度找性能。

存算一体，把计算搬到存储器里，砍掉数据搬运的功耗和延迟开销。传统冯·诺依曼架构下，AI计算的最大瓶颈恰恰是数据搬运——存算一体直击这个痛点，而且它的实现高度依赖器件与电路创新，对最先进制程的依赖反而较低。知存科技、后摩智能等创业公司已在存算芯片上做出实际产品，大模型推理是它们瞄准的主战场。

三维集成，把平面堆叠变成立体堆叠。HBM高带宽存储是它的第一个爆款应用，Chiplet是它的第二个。三维集成的核心工艺——键合、TSV、混合键合——是设备与工艺密集型环节，恰好是国内设备厂商正在攻坚的方向。某种意义上，三维集成就是先进封装的极致形态。

光电融合，用光子解决电互连的带宽和功耗瓶颈。AI集群规模越大，芯片间、机柜间互连的功耗占比越高，CPO（共封装光学）和硅光技术的产业关注度随之飙升。这不仅是芯片问题，更是下一代算力基础设施的架构问题。

把这三条赛道放进同一个竞争坐标里看，位置差异一目了然：

看清楚这个分布，也就看懂了规划的排兵布阵：三维集成技术门槛适中、商业价值最高，是确定性最强的主力；硅光CPO门槛高但卡位关键，属于高投入高回报的进攻方向；存算一体还在从实验室走向市场的路上，需要耐心；而特色工艺平台和通用成熟产能，则是支撑这一切的基本盘。

🧭 从补短板到布新局：十五五的产业节奏

把这份规划放回政策脉络里看，转向的轨迹非常清晰。

从“十三五”强调设计与制造协同，到“十四五”聚焦关键核心技术攻关，再到“十五五”这份节奏感极强的三层布局——政策叙事正在从“补短板”的防御姿态，转向“布新局”的进攻姿态。

这个转向背后有一个容易被忽略的现实：AI算力需求爆发，改变了半导体产业的价值分配。当GPU和HBM成为产业链利润最丰厚的环节时，制程节点的名义数字不再是唯一竞争力——系统集成能力、互连带宽、能效比，正在成为新的计分板。而这张新计分板上，恰恰没有一道题目是“必须有EUV才能作答”的。

有产业投资人私下判断：“十五五这五年，中国半导体的看点不在最先进的那一两代制程上，而在成熟制程的精细化运营和三维集成、光电融合的产业化速度上。前者决定活下去的质量，后者决定十年后的位置。”

这个判断，与规划文本的排序完全吻合。

写在最后

回头看，“做精做细芯片成熟制程，提高先进制程制造能力”——这不是一句四平八稳的官样文章，而是一份在明确约束条件下的最优解。

基本盘精细化，保证现金流和供应链安全；先进能力持续建设，用复利逻辑积累工程数据；三条换道赛道提前落子，赌的是架构与集成维度的范式转移。三步棋，环环相扣。

对产业链上的每一家公司来说，问题也随之具体：晶圆厂，你的特色工艺平台够不够“精”？设备商，你的验证导入够不够快？设计公司，你的架构创新能不能吃到换道红利？

十五五的牌已经发下来了。这一局，比的不再是胆量，而是精耕的耐力。