国产存储,凭啥值3万亿?
📋 总体概括
长江存储IPO火速进入问询,市值剑指3万亿;北方华创3D DRAM刻蚀破局、华为何庭波τ定律论文接连落地。资本、设备、设计三条线索交汇,指向同一个判断:在EUV受限的现实下,国产存储正在用三维堆叠换一条新增长曲线。
📄 正文
九个交易日走完二十个交易日的流程,长江存储的IPO速度,比它的NAND堆叠层数爬得还快。
9月7日消息,长江存储科创板IPO已进入已问询状态,市值预期冲上3万亿元人民币量级。同一周里,北方华创宣布3D DRAM刻蚀突破,华为何庭波更新韬定律论文——三件事挤在同一个九月初,不是巧合。资本、设备、设计三条线索,正在指向同一个判断:在EUV受限的现实约束下,中国存储产业把宝押在了"往高了堆"这条路上。
🚀 九个交易日,从受理到问询
先看进度条。按惯例,科创板IPO从招股书受理到进入已问询,通常需要20个交易日。长江存储8月21日获受理,9月3日即进入已问询,只用了9个交易日。审核节奏远超市场预期,按目前推算,有望在年底或明年年初正式挂牌。
招股书获受理
进入已问询状态
有望正式挂牌上市
定价锚在哪?参照物是长鑫科技。7月27日,长鑫科技登陆科创板,首日市值3.31万亿元,一举超越工商银行登顶A股;16个交易日后一度突破4万亿元,目前最新市值约3.72万亿元。据报道,若届时长鑫科技维持当前估值水平,长江存储潜在市值规模会在3万亿元以上。本次IPO拟募资330亿元,由中信证券与中信建投联合保荐。
产业逻辑很直白:存储是典型的重资产、长周期行业,晶圆厂每一轮扩产都是天量资本开支,没有资本市场输血,追赶就只能靠节奏受限的自有现金流。监管为硬科技开的这条快速通道,本质是给国产存储的扩产周期"加杠杆"。等长江存储挂牌,国产存储双雄将齐聚A股——届时全球存储三巨头的股价表现,反过来还会影响双雄的估值定价。中国存储,第一次成了全球存储定价体系里的一个变量。
💰 毛利率从1%到78.73%,三年过山车
招股书里的财务数据,比市值更有戏剧性。
2023年,全球存储深陷周期低谷,长江存储当年营收仅187.44亿元,净亏损191.81亿元,NAND毛利率低到只有1%——基本是"白干一整年还得倒贴"的状态。到了2025年,营收回升至632亿元,净利润142亿元。而2026年一季度单季,营收470.42亿元,归母净利润333.79亿元,NAND产品毛利率高达78.73%——一个季度的净利润,是2025年全年的2.35倍。
| 时期 | 营收 | 净利润 | NAND毛利率 |
|---|---|---|---|
| 2023年 | 187.44亿元 | -191.81亿元 | 1% |
| 2025年 | 632亿元 | 142亿元 | 未披露 |
| 2026年一季度 | 470.42亿元 | 333.79亿元 | 78.73% |
份额曲线同样陡峭。据Counterpoint数据,2026年二季度长江存储NAND出货量同比增长22%、环比增长5%,以14%的市场份额首次升至全球第三、中国第一,仅次于三星和SK海力士。
这里有行业周期红利,但不能全归功于周期。同样的涨价周期里,能拿到22%的同比增长、还能把毛利率干到78.73%,说明产品结构和成本曲线都在对手盘之上——周期给了 beta,长江存储自己做出了 alpha。当然,冷静说一句:78.73%的毛利率处在周期高位,把单季数据线性外推成常态,是资本市场最容易犯的错。投资者该看的是下行期它还能守住多少份额。
🔧 没有EUV,北方华创换了一条道
市值的故事靠资本,护城河的故事得靠设备。
9月5日消息,国产设备龙头北方华创在IEEE期刊发表论文,宣布在3D DRAM制造工艺上取得关键突破:一种两步循环刻蚀工艺,有望帮助长鑫存储绕过EUV光刻机封锁,推进3D DRAM自主量产。
3D DRAM被视作DRAM技术演进的下一阶段——把晶体管从二维平面微缩,转向三维垂直堆叠,靠堆层数提密度。听着和3D NAND一个思路,但工艺难度不同:北方华创的方案针对硅与硅锗交替堆叠的64层结构,需要把硅锗层精准刻蚀剥离,再在留下的硅层空隙里构建字线、位线和栅极。高深宽比下的横向选择性刻蚀一直是行业难题,稍有不慎就是硅骨架受损、各层刻蚀不均——相当于在千层饼里只抽掉某一层,还不能压塌整块饼。
| 关键指标 | 北方华创数据 |
|---|---|
| 硅锗与硅刻蚀选择比 | 超过500:1 |
| 200纳米夹层硅层单次损耗 | 控制在10埃(1纳米)以内 |
| 64对交替层结构均匀度 | 超过95% |
工艺原理上,它把刻蚀拆成"刻"与"清"两阶段循环迭代:第一阶段用无偏置的电中性氟自由基对硅锗层定点刻蚀,第二阶段引入反应气体清理底部副产物,保证刻蚀气体垂直纵深穿透。
产业逻辑在这一步彻底摊牌:当EUV这条路被堵死,先进存储的竞争就从"光刻精度"转移到了"刻蚀与堆叠工艺"。3D NAND是这样起家的,3D DRAM正在复制这条路径。有设备圈的朋友私下感慨,这两年存储大厂和设备厂的工艺协同深度,比过去十年加起来都紧密——Fab把真实工况开放给设备厂迭代,这在以前是难以想象的。论文数据到量产还有距离,但方向已经清晰:光刻的短板,正在被刻蚀、架构和封装联手补上。
🧠 何庭波的论文:最耗电的不是计算
第三条线索来自设计侧,主角是华为半导体负责人何庭波。
9月4日,她在中科院预发布平台ChinaXiv发布论文,标题相当抓人——《华为的τ芯片本该过热烧毁?》。核心是回应业界对3D堆叠芯片"高密度等于高发热"的质疑:堆了更多晶体管的芯片,为什么反而更冷?
麒麟2026的实测数据给出了答案:晶体管密度较前代提升约55%,但在相同性能下,NPU功耗下降66%,GPU功耗下降58%。
| 麒麟2026对比前代 | 数据 |
|---|---|
| 晶体管密度 | 提升约55% |
| NPU功耗(同性能) | 下降66% |
| GPU功耗(同性能) | 下降58% |
何庭波的论证很有画面感:芯片也像上班族,晶体管计算要花能量,数据在不同模块之间"长距离通勤"同样要花能量。在典型手机工作负载中,动态功耗约占总功耗的90%,而按动态功耗公式,电容的主要来源不是晶体管本身,而是金属互连——传输距离越长,电容越大,能耗越高。结论是:在先进工艺节点上,互连电容对能耗的影响已经超过晶体管本身。
这正是LogicFolding的理论基础——把长距离"横向通勤"变成短距离"垂直换乘",通过重构电路结构、缩短信号传输距离,从源头砍掉数据搬运能耗。今年5月华为对外发布"韬定律",这篇论文相当于交出了第一份实证答卷。
把这条线索和前两条放在一起看,图景才完整:光刻受限,短期倒逼的是设计侧的架构创新——用封装和堆叠缩短距离,等于换一个维度继续"微缩"。当然,τ定律能否在功耗、性能、制造和成本之间持续取得平衡,决定了这条路线能走多远,论文和产品之间永远隔着良率。
🎯 小结
九个交易日、78.73%的毛利率、500:1的刻蚀选择比、66%的NPU功耗降幅——四组数字背后是同一件事:当"横向微缩"的路径受限,国产存储正把竞争搬到"纵向堆叠"的新坐标系里。资本给弹药,设备给工具,设计给方法论。年底长江存储挂牌、3D DRAM工艺进展,是接下来最值得盯的两个信号。三维时代的存储牌局,才刚发牌。
本文由本站 AI 辅助聚合生成,原始来源如下: