存储反客为主：三星与长存的两场豪赌

AI算力的军备竞赛打到今天，真正卡脖子的不再是CUDA，而是内存。2026年8月下旬的两条新闻，恰好从两个方向印证了这一点：一边是[[三星]]在[[Hot Chips]]大会上抛出三阶段HBM路线图，终点是一个激进到近乎重构产业分工的zHBM架构；另一边，[[长存控股]]（长江存储控股）的科创板IPO获受理，拟募资330亿元——按招股书披露口径，为科创板开板以来拟募资规模最高的IPO。

一个在改写存储与计算的物理边界，一个在改写存储产业的资本叙事。这不是巧合——存储正在从AI产业的配角，走向牌桌中央。

一、Hot Chips上的宣言：三星要给GPU「抢地盘」

先讲场景。在2026年的[[Hot Chips]]技术大会上，[[三星]]DRAM设计团队的Sangwook Han站上讲台，正式披露了公司HBM演进的三阶段路线图。这场演讲的分量，在场的架构师们都听得出来——因为它宣布的终点，是一个叫zHBM的全新架构。

zHBM激进在哪？一句话：把DRAM直接垂直堆叠在GPU、TPU等计算芯片之上，彻底取消2.5D中介层（interposer）。

懂封装的朋友都知道，中介层是过去十年先进封装的「地基」——HBM之所以叫高带宽内存，靠的就是通过中介层与计算芯片近距离通信。取消中介层，等于把存储和计算焊死在一起。据[[wccftech]] 2026年8月23日报道，三星给出的数据相当夸张：相较标准HBM4E，zHBM方案宣称可实现70%的功耗降低、230%的DRAM带宽提升，同时每个DRAM模组节省100W功耗，并为GPU释放8.3%的额外功率空间。

这8.3%意味着什么？在AI芯片功耗预算被电源、散热按在地上摩擦的今天，省出来的每一瓦，都能换算成实打实的算力。事实上，这并非三星一家的方向——[[TrendForce]]等第三方机构在公开报告中，已将「逻辑工艺Base Die+混合键合」列为HBM下一代演进的关键路径；NVIDIA、AMD公开的封装路线图，也均把「内存离计算更近」列为核心目标。

产业逻辑也很清晰：当摩尔定律的横向缩放越来越贵，堆叠——这个半导体工业里最古老的纵向智慧——正在成为新的性能来源。三星这次不是在改进HBM，而是在重新定义HBM与计算芯片的关系。

二、HBM的物理天花板：TSV与PHY的双重锁死

要理解三星为什么这么激进，得先拆开HBM看看。

一颗HBM由两类芯片构成：

• C-die（核心芯片）：包含DRAM存储单元，可垂直堆叠最多16层；
• B-die（基础芯片/Base Die）：位于堆叠结构底部，负责各类DRAM控制功能，并通过PHY（物理接口层）与GPU等计算芯片通信。

两层芯片之间，靠TSV（硅通孔）连接——一种穿透芯片的垂直导电通道。整套结构再经中介层贴到GPU旁边，构成今天AI服务器里最昂贵也最紧俏的模组。

带宽的数字确实漂亮：据[[wccftech]]报道，当前HBM4每个堆叠的带宽已超过3TB/s，HBM4E推进至4TB/s区间，HBM5则在HBM4基础上将带宽翻倍，单堆叠容量超过60GB。

但每代翻倍的曲线，正撞上两堵墙。第一堵是TSV数量与间距的物理极限——芯片面积就这么大，通孔密度不可能无限提升；第二堵是B-die内PHY接口的I/O数量与速度上限——控制逻辑再强，出口带宽上不去，堆再多层DRAM也是「水库高、水渠细」。

还有一层更微妙的变量：B-die与计算芯片（xPU SoC）之间的制程代差正在逐代收窄。过去B-die用的是相对成熟的工艺，如今逻辑芯片推进放缓，两者的差距越来越小。这既是HBM传统架构的挑战，也是三星路线图的切入口——既然代差收窄了，那干脆让DRAM「搬进」逻辑芯片的地盘。

三、三阶段路线图拆解：从「腾地方」到zHBM

三星的路线图分三步走，每一步都有明确的工程目标。

第一阶段的核心目标，是从xPU手里「抢回」硅面积。 据wccftech报道，三星已将D1c与4nm逻辑工艺应用于HBM4的Base Die，主要目的是降低功耗、缩减有效面积。注意，这是DRAM与先进逻辑工艺真正融合的起点——用4nm做一颗内存控制芯片，在几年前是难以想象的成本结构。

这条路线的产业含义值得多说两句。传统HBM是「内存厂做内存，逻辑厂做封装整合」，中介层由xPU厂商和OSAT、代工厂协同完成。而zHBM一旦落地，存储厂商将直接侵入逻辑芯片厂商的封装版图——DRAM不再是被摆在旁边的配角，而是压在计算芯片头顶的主体。这会不会改写三星与GPU/TPU厂商之间的议价关系？SK海力士与美光同样已在公开场合展示过逻辑Base Die与混合键合的探索方向——产业分工的重排，并非三星一家的押注。

当然，zHBM是路线图终点，不是明天上市的产品。散热、良率、热应力、测试修复，每一个环节都是硬骨头。但方向已经亮牌：HBM的下一场战争，不在带宽参数表上，而在封装结构本身。

四、另一条战线：长存控股330亿元问鼎科创板拟募资之最

把镜头从Hot Chips的讲台，切到上交所的受理窗口。

2026年8月21日，[[长存控股]]（长江存储控股股份有限公司）科创板IPO获受理，保荐机构为[[中信证券]]和[[中信建投]]。招股书显示，公司拟募资330亿元——其中208亿元用于长江存储量产线技术升级项目，122亿元用于研发相关募投项目。这一数字超过[[长鑫科技]]招股书披露的拟募资295亿元；以拟募资金额口径计，也高于中芯国际2020年招股书披露的200亿元（中芯国际最终实际募资532.65亿元，以实际募资口径仍居科创板首位）。

数字只是表象，更值得看的是这家公司的基本面曲线：

“注：2026年一季度归母净利润数据来自招股书披露，其中包含存储涨价周期带来的超额利润及非经常性损益成分，不宜线性外推。

几个关键事实：截至2026年3月末，长存控股已建成中国大陆最大的3D NAND Flash晶圆生产基地；二期生产线已满产，正推进三期产能建设；据[[TrendForce]]数据计算，2026年1-3月公司按销售金额和出货量排名，均位列全球第三、中国第一。盈利质量同样在改善——据招股书披露，截至2026年3月31日，公司累计未弥补亏损已收窄至约34亿元。

技术叙事也在换挡。长存控股2022年推出[[Xtacking®3.0]]，成为全球首批推出200层以上3D NAND产品的企业；2024年迭代至[[Xtacking®4.0]]，并在FMS（未来存储峰会）上获得奖项，重塑全球3D NAND技术发展路线；2025年，据公开报道，公司成为中国大陆为数不多的与国际头部厂商达成专利交叉授权的集成电路企业。

一个季度的归母净利润接近拟募资额——这种「利润覆盖募资」的姿态，在A股半导体历史上不多见。同时也要看到，招股书明确提示：存储行业具有强周期属性，产品价格波动将直接影响募投项目的效益实现。

五、合流：存储为什么开始「反客为主」

两条新闻放在一起看，才是完整的故事。

过去三十年，存储行业的角色是「配套」：CPU和GPU定规格，DRAM和NAND按JEDEC协议供货，周期好了赚钱、周期差了亏钱，永远被动。但AI改变了一件事——当带宽和数据量成为系统瓶颈，谁握着瓶颈，谁就握着定价权。

三星的zHBM是「向上打」：