晶体管卷不动了，现在卷的是互连

10月15日，无锡，众星微的发布会现场来了腾讯、联想的签约代表；同一周，大洋彼岸的IBM宣布将在2027年第一季度放出7A nanostack制程的早期研发PDK。

一场在卷系统互连，一场在卷晶体管堆叠，看似互不相干，其实指向同一个判断：当摩尔定律的单位成本红利越摊越薄，AI算力的胜负手正在从"晶体管造得多细"转向"数据搬得多快"。

🚗 一颗Switch，凭什么让腾讯联想当场签字

芯片行业里，签约仪式比发布会本身更值钱。

这场发布会的家底先摆出来：众星微集中展示了12款已量产芯片，并一口气发布三款新品——PCIe 6.0 Switch、800G多协议AI NIC、多模RAID芯片，正好覆盖设备扩展、跨节点通信、存储连接三大互连场景。

重点自然是PCIe 6.0 Switch。这颗型号为C82-4G的芯片，是国产首颗PCIe 6.0 Switch：最多支持144条通道，单通道速率64GT/s，较PCIe 5.0直接翻倍；采用PAM4调制与FLIT模式，具备无阻塞交换能力，时延压到100纳秒级，还支持Fabric组网与CXL内存池化。

数字之外，更值得注意的是台下。据多位接近人士透露，腾讯、联想等整机与云厂商当场签约——在Switch这类"系统级验证型"产品上，没有整机厂的背书，芯片就是一块昂贵的硅片；而现场签约，通常意味着设计导入（Design-in）早已走完，发布会只是补一个官宣。

众星微的履历也撑得住场面：芯片及板卡累计出货超80万颗，2025年销售额突破10亿元，产品已进入浪潮、中兴通讯、新华三、联想等整机供应链。10亿元的年销售额说明，它早已跨过"首购验证"阶段，进入了复购区间——这在国产互连芯片里并不多见。

🛣️ AI服务器的立交桥：Switch为什么重要

GPU再快，数据堵在路上也是白搭。

理解Switch的价值，得先看清一台AI服务器的数据通路：GPU是算力核心，但GPU对外的扩展——挂GPU、挂网卡、挂存储——都走PCIe总线。一台8卡GPU服务器，PCIe通道数量根本不够分，Switch就是那座立交桥，负责把有限的通道拆分、聚合、无阻塞转发。

再往上看一层，万卡级AI集群的瓶颈在跨节点通信。这次发布的800G多协议AI NIC，是国产首颗800G多协议AI网卡，内部集成了48通道PCIe Gen6 Switch，支持800G线速传输与微秒级时延，深度适配海光CPU及下一代超节点架构，支持RoCE v2协议卸载与可编程拥塞控制。

存储侧的多模RAID芯片则实现全国产IP设计与制造，支持SAS、SATA、PCIe 5.0真三模，兼容HDD与SSD全系列，内置加密引擎，数据传输带宽和IOPS较上一代提升约8倍。

三款新品摆在一起看，逻辑很清晰：互连芯片是AI基础设施的"隐形管道"，市场长期由国外巨头主导，国产替代的空间大、但验证门槛极高——因为它坏了，坏的是整台服务器、整个集群。这也是为什么出货量与客户名单，比发布会的PPT更有说服力。

🧊 IBM的算盘：把晶体管立起来叠

器件工程师的焦虑，写在每一代新结构的命名里。

10月14日，IBM宣布计划在2027年第一季度发布适用于其7A nanostack尖端制程的早期研发PDK（工艺设计套件）。这则消息的发布声量不大，含金量却不低——7A nanostack在业内率先采用了CFET器件结构，一种不同于FinFET和GAA FET的基础设计。

简单讲，FinFET是把晶体管"立"起来，GAA是把栅极"包"起来，而CFET更激进：把NMOS和PMOS两种晶体管直接垂直堆叠在同一位置上，密度潜力再上一个台阶。代价是，想在这条路线上造芯片，必须先熟悉CFET的实现特征，适应其特性变化。

IBM这份早期研发PDK将包含用于逻辑功能的示例标准单元库和一个示例SRAM设计，定位是早期的设计技术协同优化（DTCO）平台——注意，它并不提供成熟商业PDK所包含的所有模型，电路设计人员主要用它研究布局和布线。

换句话说，这不是一份"拿来就能流片"的文件，而是一封写给生态的邀请函：潜在合作方包括Fabless企业、EDA供应商、设备供应商以及研究机构。结合此前IBM与西门子合作推进纳米堆叠架构、加速3D晶体管量产的动作，IBM的意图很直白——CFET的量产不是一家公司能干成的，必须让工具链、设备链提前入伙，一起踩坑。

把这个思路放到产业坐标系里看：

⚖️ 两条路线，同一个瓶颈

制程越先进，晶体管越贵；互连越高效，系统才越强。

把两则新闻放在同一张桌子上，你会发现它们是同一个问题的两种答案：AI算力需求的增速，已经跑在了单芯片工艺进步的前面。

IBM的答案是器件侧——用CFET把晶体管密度继续往上叠，延续"在同一片硅上塞进更多计算"的老办法，用2027年的早期PDK为下一代节点铺路。

众星微的答案是系统侧——晶体管短时间追不上去，那就把GPU之间的路修宽修快：服务器内部用PCIe 6.0 Switch做Scale-up，跨节点用800G AI NIC做Scale-out，存储用三模RAID兜底。当"超节点"成为AI基础设施的主流架构，互连芯片的用量和价值量都在系统性抬升。

更深一层，CXL内存池化这条线索值得盯住。一旦内存可以从"每台服务器私有"变成"按需调度共享"，Switch就不再只是扩展芯片，而是资源池化的调度枢纽——这是互连芯片从配角走向主角的关键一步。

🧭 从"能用"到"敢用"：国产互连的真实位置

国产芯片最难的一步从来不是发布，是复购。

客观说，PCIe 6.0 Switch的发布，标志着国产互连芯片在代际节奏上与国际主流生态的差距正在收窄——PAM4、FLIT、CXL这些关键技术点，第一次出现在国产产品线上。但收窄不等于追平：Switch产品的护城河，一半在芯片本身，另一半在生态兼容性、软件工具链和大规模部署验证。

据多位接近人士观察，整机厂对国产互连芯片的态度已经从"政策性采购"转向"算总账"——性能、供货稳定性、价格、技术响应速度一起算。众星微80万颗的累计出货和10亿元年销售额，说明这笔账至少在PCIe 5.0一代已经算得过来；PCIe 6.0一代能否守住这份信任，取决于量产爬坡和真实集群里的故障率表现。

风险也是明确的：海外巨头不会坐视，成熟产品线的价格策略随时可以变；国内竞争者也在涌入。互连芯片的窗口期红利，大概只够第一梯队吃两三年。

而IBM那条CFET路线，对国产半导体则是一个更长期的地缘变量——器件结构的代际更替，往往伴随设备与材料格局的重排。谁在早期PDK阶段就跟进，谁就在下一代节点的工具链里占好座位。

小结：同周的两场发布，一头是无锡的系统互连，一头是IBM的器件堆叠，本质上是产业在摩尔定律减速带上寻找的两条并线。短期看，互连芯片是国产半导体性价比最高的突破口——需求确定、验证路径清晰；长期看，CFET们的密度红利终将与CXL们的池化红利汇合，在下一代AI基础设施里碰头。到那时，评比的标尺就不再是"单点追平"，而是"系统领先"。