存储，终于上桌了？

过去一年，半导体圈最魔幻的叙事反转发生在存储上：曾经被视为"周期配角"的DRAM和NAND，如今成了AI算力的硬通货。最近两件事把这个趋势摆上了台面——三星在Hot Chips大会上端出代号zHBM的三阶段路线图，扬言把DRAM直接摁进GPU怀里；而长存控股的330亿元IPO申请获受理，一举刷新科创板募资纪录。

一边在堆叠高度上死磕物理极限，一边在资本市场上完成翻身。两条线索指向同一个判断：存储正在从"被集成的那个"，变成"定义算力上限的那一个"。

📋 330亿的申请表，藏着存储的翻身账

先看一张不太寻常的IPO申请表。

8月21日，长江存储控股股份有限公司（下称长存控股）科创板IPO获受理，保荐机构是中信证券和中信建投。拟募资金额330亿元——其中208亿元投向量产线技术升级，122亿元用于研发。这个数字什么概念？超过了长鑫科技的295亿元，也超过了中芯国际当年回A的200亿元，是科创板历史上拟募资金额最高的项目。

但比募资额更扎眼的是利润表。招股书披露的数据是这样的：

注意2026年一季度那一行：单季营收470.42亿元，归母净利润333.79亿元。而且公司累计亏损已收窄至约34亿元——也就是说，过去几年吞掉的亏损窟窿，基本快填平了。

据TrendForce数据计算，2026年一季度，长存控股在全球NAND Flash厂商中按销售金额和出货量排名均位列全球第三、中国第一。截至2026年3月末，公司已建成中国大陆最大的3D NAND Flash晶圆生产基地，二期产线满产，三期正在推进。

这里面有个值得玩味的产业逻辑：存储向来是最典型的周期行业，涨三年跌三年，投资人敬而远之。但这轮AI景气把逻辑改写了——企业级服务器和数据中心对NAND的确定性需求，让头部厂商的盈利曲线从"锯齿"变成了"台阶"。据多位接近存储产业链的人士观察，资本市场上对存储资产的估值框架正在切换：从周期股切换到"AI基础设施"的成长股叙事。330亿的募资规模能被受理，本身就是这种切换的注脚。

🧱 HBM的带宽游戏，快玩到物理墙了

再看三星这边。在Hot Chips技术大会上，三星DRAM设计团队的Sangwook Han发表演讲，正式披露了HBM演进的三阶段路线图。终点是一种叫zHBM的架构——DRAM直接垂直堆叠在GPU、TPU等计算芯片之上，彻底取消2.5D中介层（interposer）。

要理解这一步有多激进，得先看看现在的HBM是怎么造的。目前AI训练和推理系统里最关键的存储组件HBM，由两类芯片构成：

• C-die（核心芯片）：包含DRAM存储单元，最多可垂直堆叠16层；
• B-die（基础芯片/Base Die）：位于堆叠底部，负责DRAM控制功能，并通过PHY物理接口层与GPU通信。

两层之间靠TSV（硅通孔）连接——一种穿透芯片的垂直导电通道。整个结构大致长这样：

带宽层面，行业一直在狂奔：当前HBM4每个堆叠的带宽已超过3TB/s，HBM4E推进至4TB/s区间，HBM5则在HBM4基础上带宽翻倍、容量超过60GB。

但狂奔撞墙了。三星在演讲中点明了两大硬约束：TSV数量与间距的物理极限，以及B-die内PHY接口的I/O数量与速度上限。翻译成人话：每往同一块硅上塞更多带宽，就得塞更多穿透硅片的导电孔和更密的接口——孔不能无限密，线不能无限细。

更微妙的是，B-die与计算芯片（xPU SoC）之间的制程代差正在逐代收窄。这原本是存储厂的头疼事——B-die越来越像一颗逻辑芯片——但三星把它翻转成了切入口。工程的幽默感就在于此：你的麻烦，往往就是你对手路线图的起点。

🚀 zHBM三步走，三星想把中介层干掉

三星的路线图分三阶段，第一阶段的姿态很直白：从xPU那里"抢回"硅面积。

具体动作是：三星已将D1c与4nm逻辑工艺应用于HBM4的Base Die，主要目的是降功耗、缩面积。这是DRAM与先进逻辑工艺真正融合的起点——过去B-die用的工艺相对保守，如今直接上先进逻辑制程，等于承认B-die本质上是一颗逻辑芯片。

而路线图终点zHBM的思路更彻底：既然中介层只是"让内存凑近计算芯片"的权宜之计，那就把权宜之计取消，DRAM直接垂直堆在计算芯片上面：

按三星方面的说法，相较标准HBM4E，zHBM宣称可实现：

• 70%的功耗降低；
• 230%的DRAM带宽提升；
• 每个DRAM模组节省100W功耗；
• 为GPU释放8.3%的额外功率空间。

这四个数字里，最后一条最值得咀嚼。AI芯片的功耗墙是当下最真实的约束——GPU的TDP每一代都在顶格跑，任何从封装层面省出来的瓦数，都可以直接换成计算单元的主频和数量。zHBM本质上不是一次内存升级，是一次算力再分配：把花在数据搬运上的瓦特，还给计算本身。

当然，冷静地说，把DRAM叠到逻辑芯片正上方，散热和良率的挑战只会比中介层方案更尖锐——这正是三阶段路线图存在的意义，饭要一口一口吃。但方向已经写得很清楚：存储厂正在从"算力旁边供货的人"，变成"和GPU共享一颗封装的设计者"。据业内流传的说法，先进封装能力正在取代单纯制程节点，成为下一代AI芯片竞争的主战场。

🌏 两条路线，同一个判断

把三星的zHBM和长存的IPO放在一起看，会发现一个巧合：两边都在做同一件事——用三维堆叠换取系统性能。

长存的技术路线图同样是一条堆叠攀升的曲线：

2022年Xtacking3.0让长存成为全球首批推出200层以上3D NAND产品的企业——招股书的表述是"国内存储技术首次领先世界先进水平"；2024年的Xtacking4.0拿下FMS权威奖项；2025年，公司成为中国大陆为数不多与国际头部厂商达成专利交叉授权的集成电路企业。专利交叉授权这件事在半导体行业的分量不必多说——它是被头部俱乐部承认游戏规则的通行证。

从地缘格局的视角看，这里有个容易被情绪淹没的事实：在先进逻辑制程上追赶的难度众所周知，而存储恰恰是中国半导体与国际头部差距最小、甚至局部并跑的主战场。3D NAND的竞争维度是堆叠层数、存储密度和I/O速度，是工艺与结构的创新，而非单一光刻节点的军备竞赛。全球第三、中国第一的市场地位，加上重塑技术路线的产品力，让长存这个IPO不太像一次普通的融资，更像一次产业位次的公开确认。

两条路线殊途同归的背后，是同一个产业判断：AI的算力瓶颈，正在从逻辑芯片转移到存储。带宽不够、功耗太贵、数据搬运太远——这些痛点的解药都在封装内、在堆叠里、在存储与计算的物理距离上。谁掌握三维集成的工艺，谁就握有下一轮算力定义权。

💡 小结：上桌之后，牌才刚开始打

三星的zHBM把DRAM摁进GPU怀里，长存的330亿IPO把存储的资本故事写到了科创板史上最大——一个在定义技术，一个在兑现身位，讲的是同一件事：存储不再是算力的"配件"，而是主角。

往前看，值得盯三个信号：zHBM路线图在HBM5之后如何落地、散热与良率问题怎么解；长存三期产能与Xtacking下一代节点的进展；以及先进封装赛道上，存储厂与逻辑厂的设计话语权之争。存储上了桌，但这把牌，才刚发下来。