密度涨55%，功耗咋反降了？

9月4日，何庭波团队的韬定律论文再度更新，麒麟2026的实测数据首次成体系地摆在台面上：晶体管密度提升55%，NPU功耗却下降66%。堆进更多晶体管，芯片反而更凉、更快——这件事顶着半个多世纪的行业直觉，也可能正在改写后摩尔时代的竞争规则。

📄 用论文代替发布会，这很不寻常

芯片行业习惯用发布会讲故事，用PPT定义未来。但这一次，华为选择的是论文。

9月4日，何庭波——华为半导体业务部总裁——有关韬定律的论文再次更新。此次更新的核心，是正面回应LogicFolding（逻辑折叠）备受关注的功耗与发热问题，并首次披露麒麟2026的完整实测数据。

论文给出的第一个硬数字是密度：麒麟2026是首款采用LogicFolding的移动SoC，晶体管密度从上一代约1.55亿颗/mm²提升至2.38亿颗/mm²，单代提升55%。

这个55%是什么概念？论文自己给了参照系——相当于此前依靠传统几何微缩连续三年才能取得的密度增幅。一代顶三年，这是整篇论文里最有分量的注脚。

据多位接近人士的说法，业内最初对逻辑折叠的疑虑高度集中：有源晶体管垂直堆叠，单位面积功率密度只会更高，热怎么散？良率怎么保？这正是论文此番要正面回答的问题。而选择以论文而非发布会的方式披露，本质上是把技术叙事放进工程共同体可以复现、可以质疑的检验框架里——这比任何一张参数表都更有说服力。

当一颗芯片的关键进展以论文形式发布，说明它已经进入了可以被同行审议的层次。这本身就是产业信号。

🔥 反直觉实测：堆得更密，反而更凉

把实测数据摊开看，你会理解为什么这篇论文值得认真读。

先看NPU这条最有说服力的曲线：在与麒麟9030 Pro保持相同性能、维持29 TOPS算力的条件下，麒麟2026的运行频率降低了63%，工作电压从0.85V降到了0.55V，最终功耗下降66%，功率密度下降73%。

熟悉功耗物理的人一眼就能看出关键在哪：动态功耗与电压的平方成正比，与频率近似成正比。电压降0.3V、频率砍掉六成多，功耗的大幅下降在物理上是自洽的。真正的问题是——为什么堆叠之后，反而可以用更低的电压和频率跑出同样的性能？

GPU同样如此：在同为61 FPS的条件下，麒麟2026的工作电压比麒麟9030 Pro低200mV，功耗下降58%。CPU性能核则在HNX测试中，以低9%的频率和低200mV的电压达到与前代相同性能，功耗降低41%。

三大模块全部验证通过，功耗曲线方向一致。反直觉的数据一旦可复现，就不再是反直觉，而是新常识。

🧠 逻辑折叠：把立体化从封装搬进晶体管

那么，为什么密度暴涨，功耗反而下降？

论文给出的逻辑链是清晰的。传统观点认为，把更多有源晶体管垂直堆叠，会推高单位面积功率密度和发热——但麒麟2026的实测结果恰恰相反。原因在于：堆叠大幅缩短了晶体管之间的互连路径，信号跑的路短了，达成同样性能所需的频率就低了，频率低了，工作电压就可以往下压，而电压是功耗公式里平方级的那一项。

看懂这条链路，才能看清LogicFolding的产业定位。过去几年，行业应对微缩放缓的主流方案是先进封装和Chiplet——把立体化做在封装层面。而逻辑折叠把立体化推进到了器件层面：不是把芯片摞起来，而是把晶体管本身叠起来。

这两条路线的差别是本质性的。封装级堆叠解决的是系统集成和产能弹性问题，器件级折叠解决的才是那条最原始的曲线——单位面积的晶体管密度和能效。当光刻微缩的边际成本越涨越高，用器件结构创新去兑换原本属于工艺节点的收益，正在成为一条被验证的路径。

一代55%，等效三年微缩。这个兑换比，就是逻辑折叠的产业价值所在。

⚡ 省电之外：性能天花板也被撬开了

如果只把逻辑折叠理解为省电技术，那就低估了它。

论文的另一半数据指向性能上限。在Turbo模式下，麒麟2026的NPU最高达到70 TOPS，相比前代提升141%；GPU帧率最高提升42%；CPU在HNX测试中的性能最高提升18%。

这组数据背后是一个很朴素的工程逻辑：功耗下来了，同样的散热和供电预算就能支撑更高的峰值性能。换句话说，逻辑折叠同时打开了两条曲线——等性能下更省电，同散热下更凶悍。两条曲线一起动，这才是结构级创新区别于微调的地方。

对手机这种功耗、散热、体积三重约束的终端来说，NPU算力从29 TOPS量级抬升到70 TOPS量级，意味着端侧推理的可用空间被实质性放大。据多位接近人士的说法，端侧算力需求这几年是移动SoC设计最刚性的牵引，谁的能效曲线更陡，谁就能在这条曲线上先落子。

🗺️ 后摩尔竞争：从节点竞赛到器件竞赛

把镜头拉远，这篇论文真正的行业含义才开始显影。

过去几十年，移动SoC的进步节奏由工艺节点定义——每一代新节点，带来密度和能效的同步跃迁。而现在，麒麟2026展示的是另一种可能：在器件结构层面完成一次等效三个节点的密度跨越，同时拿到能效收益。竞争的坐标系，正在从节点竞赛转向器件竞赛。

对华为而言，这个时点的意义不难理解。在外部工艺获取受限的背景下，靠设计侧和器件侧的结构创新去对冲工艺代际差距，本来就是唯一现实的解法。韬定律这个名字本身，就是在宣示一种方法论：不再等待节点红利，而是自己定义增益的来源。

对整个行业而言，值得关注的还有示范效应。GAA之后，CFET等立体器件方案已在全球研发视野之内，麒麟2026用实测数据证明了垂直堆叠可以在功耗上做正向收益，这会加速所有玩家的路线图。据多位接近人士的说法，围绕器件级堆叠的专利和工程人才争夺，接下来只会更激烈。

冷静地说，一篇论文不等于产业格局逆转——量产良率、成本曲线、生态适配都还要时间检验。但方向已经清晰：摩尔定律的下一章，很可能不再写在光刻机的参数表上，而是写在器件结构里。

小结：何庭波团队的这篇论文更新，用麒麟2026的实测数据回答了一个行业级质疑——堆叠更多晶体管，反而更凉更快。密度单代提升55%等效三年微缩，NPU功耗下降66%的同时峰值算力提升141%，逻辑折叠把立体化从封装层面推进到器件层面。这不仅是华为的技术叙事，更预示着后摩尔时代竞争重心的迁移：从等工艺节点，到自己造增益曲线。接下来值得盯的，是量产数据与这条曲线能否持续复利。