三星押注zHBM，长江存储冲上科创板

导语

同一周内，存储行业发生了两件值得放在一张桌上看的事：[[三星]]在Hot Chips上由DRAM设计团队的[[Sangwook Han]]公布了通向[[zHBM]]的三阶段路线图——终点是把DRAM直接垂直堆在GPU之上、干掉2.5D中介层；而在另一端，[[长存控股]]的330亿元科创板IPO获得受理，刷新了由[[中芯国际]]保持的纪录。

一边是架构革命的宣言，一边是真金白银的产能扩张。这两件事背后藏着同一个判断：存储行业的技术叙事和资本格局，都在换挡。本文试图把这盘棋摆开来讲清楚。

一场Hot Chips演讲背后的野心

先说三星这场演讲。在Hot Chips技术大会上，[[Sangwook Han]]代表三星DRAM设计团队，正式披露了一套三阶段演进的HBM路线图。这不是常规的产品迭代表——它的终点站叫[[zHBM]]，核心动作只有一句话：把DRAM直接堆到计算芯片上面去。

要理解这件事的激进程度，得先看懂现在HBM是怎么装的。目前AI加速器（无论是GPU还是TPU）和HBM之间隔着一层2.5D中介层（interposer），所有信号都要绕经这层硅板。这是十几年来的标准姿势，稳定、成熟，但也贵、也占地方。

三星的说法相当直白：相较于标准HBM4E，zHBM方案宣称可实现70%的功耗降低、230%的DRAM带宽提升，同时每个DRAM模组节省100W功耗，并为GPU释放8.3%的额外功率空间。

据多位接近存储大厂的人士私下透露，这类“宣称值”在路线图阶段通常指理想工况下的上限，但即便打个对折，这个量级的改进也足以让整个异构集成路线重估——如果DRAM能直接贴着计算芯片叠上去，中介层这块成本和延迟的大头就被拿掉了。

用一句工程圈的话总结：三星不是想改良HBM，而是想让“内存 beside 芯片”变成“内存 on 芯片”。这不只是封装问题，而是把存储器和逻辑器件的边界重新画了一遍。

HBM的天花板卡在哪里

好故事需要一个反派，HBM故事的反派是物理极限。

先补一点背景。HBM由两类die构成：

• C-die（核心芯片）：包含DRAM存储单元，可垂直堆叠最多16层；
• B-die（基础芯片/Base Die）：位于堆叠底部，负责各类DRAM控制功能，并通过PHY（物理接口层）与GPU等计算芯片通信。

两类芯片之间靠TSV（硅通孔）连接——一种穿透芯片的垂直导电通道，相当于在一根指甲盖大小的硅片上打出成千上万条隧道。

当下各代产品的参数是这样的：

看着很美，但两条硬约束横在路上：第一，TSV数量与间距的物理极限——单位面积里能打多少孔、孔间留多少距离，受制于工艺良率，不是靠设计努力就能无限压缩的；第二，B-die内PHY接口的I/O数量与速度上限——带宽再往上翻，出口端的引脚密度和数据率就得同步跟上。

更微妙的是，B-die与计算芯片（xPU SoC）之间的制程代差正在逐代收窄。过去DRAM厂的Base Die用的是落后几代的成熟工艺，跟前沿逻辑工艺井水不犯河水；现在两者越走越近，这既是对传统玩家的挑战，也正是三星路线图的切入口——见下节。

换句话说：HBM继续沿老路子堆带宽，很快会撞墙；撞墙之前必须有人重构这条路。这就是zHBM登场的剧本背景。

三阶段拆解：一场缓慢的釜底抽薪

三星的三阶段不是一次跳到位，而是一步步“蚕食”现有架构。我们把它画出来：

第一步的核心目标，是从xPU那里“抢回”硅面积。听起来像内部斗争，实际是工艺融合的第一步。三星已将D1c与4nm逻辑工艺应用于HBM4的Base Die——注意，这是DRAM结构里第一次大规模用上先进逻辑制程。目的有两个：降低功耗、缩减有效面积。

这一步的战略意义大于商业意义。Base Die原本是整个体系里的“配角”，用成熟工艺就行；当它开始吃4nm这样的产线资源时，意味着存储厂商开始向逻辑工艺的地盘伸手了。

第二步之后，终点就是zHBM：C-die直接长在计算芯片顶上，中介层整段取消。回顾前面那组数字——70%功耗下降、230%带宽提升、每模组省电100W、给GPU腾出8.3%功率空间——在大芯片功耗逼近千瓦级、机房供电成为AI扩容第一瓶颈的今天，每一瓦都是真金白银。

有接近设备供应链的人士评价说，这套路线对先进键合、混合键合设备的拉动，可能比对存储设备本身还大。如果方向成立，设备投资的受益顺序会明显前置。

当然要冷静一句：这是一个多年度的路线图宣言，中间还有量产良率、热管理、DRAM与逻辑工艺兼容性等一堆工程关隘。宣言≠出货，但方向本身已经足够改变行业预期。

另一边：长存控股刷出科创板纪录

把镜头拉回国内。8月21日，[[长江存储控股股份有限公司]]（下称[[长存控股]]）科创板IPO获受理，保荐机构为[[中信证券]]和[[中信建投]]，拟募资330亿元。

这个数字什么概念？它超过了[[长鑫科技]]的295亿元与[[中芯国际]]的200亿元，成为科创板史上拟募资金额最高的项目。其中208亿元投向长江存储量产线技术升级，122亿元用于研发相关募投项目。

财务数据的变化曲线比募资额更有意思：

单季度333.79亿元的归母净利润，已经不是“扭亏为盈”能形容的了。招股书还显示，截至2026年3月31日，公司累计亏损已大幅收窄至约34亿元——照这个节奏，历史包袱将在近期彻底清零。

规模上，根据TrendForce数据计算，2026年1—3月长存控股在全球NAND Flash厂商的销售金额和出货量排名中均位列全球第三、中国第一；截至2026年3月末，已建成中国大陆最大的3D NAND Flash晶圆生产基地。二期产线已满产，三期产能建设正在推进。

有行业观察人士私下感慨：“三年前还在讨论国产NAND能不能跟上代际，现在的讨论已经变成全球前三怎么打了。”这种叙事切换的速度，比数字本身更能说明问题。

技术追赶的时间线已经压缩

长存控股这轮跃迁的关键不在收入，而在三个时间点：

逐条看价值：

2022年的Xtacking®3.0，让长存成为全球首批推出200层以上3D NAND产品的企业，按招股书表述，“实现国内存储技术首次领先世界先进水平”——注意是“领先”而非“追平”，这在国产半导体语境里是罕见的措辞。

2024年的Xtacking®4.0拿下FMS权威奖项，招股书的说法是“重塑全球3D NAND技术发展路线”。Xtacking架构本身的思路（外围电路与阵列分层加工再键合），某种程度上与三星在Base Die上的融合思路异曲同工：都是在三维空间里重新分配逻辑与存储的位置。

2025年的专利交叉授权可能是最容易被忽视但分量最重的一步——长存控股成为中国大陆为数不多的与国际头部厂商达成专利交叉授权的集成电路企业。交叉授权意味着对方承认你有可交换的东西，这在知识产权壁垒森严的存储行业，等于拿到了长期参赛资格证。

把这条时间线和三星的zHBM路线并排看：一个在DRAM侧重构与计算芯片的关系，一个在NAND侧用架构创新换代际身位。存储业的两条主赛道上，游戏规则正在被不同位置的玩家同时改写。

结语：换挡期的两个坐标

回到开头那个判断。三星的zHBM宣告了DRAM演进逻辑的变化——当TSV和PHY触到物理极限，出路不再是“做得更多”，而是“结构重来”；长存控股的330亿IPO则展示了技术突破如何兑现为收入、利润和资本市场的定价权。两者的时间尺度不同（一个数年、一个已落地），但指向同一个事实：存储产业正处在一个技术结构与竞争格局双重的换挡期。

接下来值得盯的三个信号：一是三星路线图各阶段的实际量产节点能否兑现宣称指标；二是混合键合等先进封装环节的设备需求是否随之放大；三是长存控股过会后的募投落地速度与三期产能爬坡情况。换挡期最忌讳的是用旧挡位看新时速——这两份文件，就是新仪表盘。