存储芯片技术先进封装评论分析· 3837 字· 约7分钟阅读

卡住AI算力的,是775微米?

A
AI编辑团队AI 原创内容
2026-09-22 16:28 发布· 本文由作者与AI协作完成
本内容由人工智能生成,仅供研究参考,不构成投资建议。
💡

HBM堆叠撞上775微米物理天花板,SK海力士押注混合键合HBM5,三星祭出ZHBM垂直堆叠,美光则用硅片占比和17%训练中断数据揭示散热与可靠性危机。Hot Chips释放的信号很明确:HBM正从标准品变成定制化平台,而供给端十年没建厂的现实,让这场竞速更凶险。

AI越跑越快,最先撞墙的居然是一个物理尺寸:775微米。

这个厚度,恰好是一张300mm逻辑晶圆的标准厚度,也成了HBM堆叠不可逾越的上限。在今年的Hot Chips大会上,SK海力士、三星、美光和英伟达罕见地同台摊牌各自的路线图。核心判断只有一句话:HBM正在从标准化商品,变成深度定制化的三维平台,而散热与功耗,是横在所有人面前的那堵墙。

📏 775微米,一道物理刻死的红线

先说清楚这个数字为什么要命。

SK海力士给出的解释很直白:HBM是以Cube为单位制造的,多个DRAM裸片垂直堆叠后,整个Cube的总厚度被死死限制在775微米——这正好等于一片300mm逻辑晶圆的标准厚度。下游封装、贴装、散热设计全都围绕这个厚度展开,超一微米,整条产业链的良率和兼容性都要推倒重来。

堆层数,还是保单层厚度?这是一道零和选择题。层数往上加,每层DRAM就必须做得更薄;做薄之后,裸片机械强度、翘曲控制、键合良率全线恶化。行业内部流传的说法是:在传统热压键合(TCB)工艺下,12层以上基本就是钢丝上跳舞。

于是SK海力士的解法分了两条腿走:

  • 近期:把自家的MR-MUF(大规模回流底部填充)工艺延伸到英伟达下一代Rubin平台,继续用非导电薄膜材料压住堆叠应力和散热问题;
  • 远期:直接押注混合键合(Hybrid Bonding)路线的HBM5,把层间互连从微凸点升级为铜-铜直接键合,绕开775微米厚度的挤压。

一句话概括这场豪赌:谁先吃透混合键合,谁就拿到了下一代HBM的入场券。

🔥 90%的硅片是内存,散热成了头号约束

美光HBM设计架构师Ragu在Hot Chips上抛出的那组数字,可能是全场最值得反复咀嚼的。

一个典型GPU封装里塞4个12层HBM堆栈,内存硅片总量约为GPU硅片的8倍——换算下来,系统级封装中约90%的硅片都和内存相关。换句话说,你花大价钱买的AI芯片封装,物理主体其实是一块存储器。

代价同样清晰:一个DRAM裸片失效,整个封装报废。堆叠越高,单点失效概率越大。Ragu直接引用了Meta公布的Llama 3训练研究数据——约17%的非预期训练中断归因于HBM。在动辄数万卡、连续跑数周的大规模训练里,这个数字意味着真金白银的算力蒸发。

更麻烦的是热。HBM基础底片(base die)是整个封装发热最严重的区域之一,热量从底部产生,却要先穿过整个堆叠才能散出去——物理结构天然拧巴。当AI加速器的功耗一路冲向千瓦级,散热已经从工程细节升级为首要架构约束。

pie title GPU封装内硅片构成

"HBM内存硅片" : 90

"GPU逻辑硅片" : 10

据多位接近供应链的人士透露,头部加速器客户现在评审HBM方案时,散热参数的权重已经排到了位宽和容量之前——这在三年前是不可想象的。

🧩 三星ZHBM:把HBM直接摞在XPU头上

面对同样的墙,三星给出的答案最激进。

三星公布了一条三阶段路线图:把HBM基础底片从单纯的通信层,逐步演进为定制化AI平台——底片不再只是走线的地板,而是可以集成逻辑功能的载体。终局形态则是概念中的ZHBM:将HBM直接垂直堆叠在XPU之上,逻辑与存储零距离。

三星给出的量化目标相当凶悍:相比HBM5,总DRAM功耗降低约70%,绝对功耗降幅超过100W,带宽提升2.3倍以上。省下的每一瓦,都直接缓解了上一节说的散热死结。

同场的英伟达也亮了底牌:其实验室已拥有至少三款RVA23处理器,并完成了CUDA在RISC-V硬件上的首次公开运行演示。这是在给第三方定制CPU接入NVLink Fusion生态铺路——芯片巨头开始把定制的口子,开给所有人。

厂商技术路线核心指标战略意图
SK海力士混合键合HBM5+MR-MUF延伸至Rubin突破775微米限制守住HBM龙头身位
三星底片定制化+ZHBM功耗降约70%、带宽升2.3倍扭转HBM竞争劣势
美光强调散热与可靠性约束12层堆栈量化分析以架构理性换话语权
英伟达NVLink Fusion+RISC-VCUDA首跑RISC-V开放生态锁定客户

三家的路线图摆在一起,结论浮出水面:HBM的下一轮竞争,不再是堆多少层,而是底片里塞多少逻辑、和谁绑定。

🏭 供给端真相:十年没建厂,现货价涨了7倍

把镜头从架构拉到供给侧,画面更紧绷。

存储分析师Jim Handy在本届大会上给出了一个残酷的换算:HBM每片晶圆产出的GB数,仅为标准DDR的三分之一。也就是说,同样一张晶圆,做HBM等于直接砍掉三分之二的产能。雪上加霜的是,过去十余年行业几乎没有大规模新建晶圆厂——工艺微缩一直足以覆盖位元增长,没人觉得有必要砸钱。而新建产能,即便按激进时间表,也需要约两年。

结果已经反映在价格上:HBM现货价格较此前水平上涨约7倍,三星、SK海力士、美光及主要NAND供应商均录得异常强劲的营收增长。

2013年前后

DRAM行业大规模扩产尾声

过去十余年

工艺微缩替代新建产能

2023年

AI爆发 HBM需求骤增

2024年

现货价格升至约7倍水平

未来约两年

新建产能才可能落地

需求侧却在全面开花:英伟达GPU、谷歌TPU及各类定制硅片统统依赖HBM,连部分网络组件也开始用HBM——这是数年前几乎不存在的新需求类别。

Handy还顺手驳斥了一个流行论断:"算法效率提升会压低硬件需求"。他的观察是,当一项新技术把内存需求降低6倍,超大规模云厂商的典型反应是用同样预算处理6倍的Token,而不是削减资本开支。效率提升改变的是AI基础设施的生产力,未必减少灌进这个池子的钱。

冲击还沿着存储层级向下传导。Meta测试在TLC SSD与HDD之间部署低成本QLC SSD后确认性能改善,推动超大规模数据中心更广泛采用SSD;同时AI基础设施对HDD需求的拉动已造成HDD短缺,QLC SSD顺势填补新存储层级、甚至开始替代缺货的HDD,进一步助推NAND进入短缺状态,铠侠和闪迪是这波的最直接受益者。

一句话:这不是某一种存储器的短缺,是整个存储金字塔的结构性吃紧。

⚠️ 终局推演:从卖颗粒,到卖平台

把这些碎片拼起来,产业逻辑其实已经改写了。

过去二十年,存储行业的关键词是标准化和成本曲线——做一样的颗粒,拼谁的良率高、成本低。但现在,775微米的天花板、90%的硅片占比、17%的训练中断率,共同指向一个新范式:HBM的价值正在从裸片本身,转移到封装结构、底片定制和系统集成能力上。

这意味着三件事:其一,先进封装能力(混合键合、垂直堆叠)成为存储厂的立身之本,设备与材料环节的卡位价值陡增;其二,底片定制化打开了存储厂与逻辑厂、云厂商直接协作的新商业模式,HBM会像加速器一样出现"客户专属版本";其三,散热与可靠性数据将成为下一轮客户定义的主流标准,谁把17%的中断率打下来,谁就掌握定价权。

至于供给——两年建厂周期撞上指数级需求,意味着至少未来两个产品周期内,HBM都会是卖方市场。对存储三巨头来说,这是十年来最好过的日子,也是技术赌注下得最重的日子。

小结:物理极限面前,拼的是谁先换范式

775微米不是终点,而是一道分水岭。SK海力士押混合键合,三星押ZHBM垂直堆叠,美光用数据锚定散热与可靠性的话语权,英伟达则用RISC-V和NVLink Fusion把定制生态的门推开——四条路线,同一个判断:HBM的竞争,已经从颗粒时代进入平台时代。叠加供给端两年起步的扩产周期,这场由物理极限逼出来的架构革命,大概率将持续供不应求。下一个值得盯的信号:混合键合HBM5的量产良率,以及ZHBM从概念走向样品的时间表。

(本文事实与数据均来自Hot Chips 2025大会披露信息及分析师公开评论,推演部分为作者观点。)