三星掀桌子做3D内存，长存330亿冲科创板：存储业变天了

导语

八月的两件事，看起来八竿子打不着，实则指向同一个方向：存储正在从配角变成主角。

一件在加州。Hot Chips大会上，[[三星]]DRAM设计团队的[[Sangwook Han]]公布了HBM三阶段演进路线图，终点是一个叫zHBM的激进架构——把DRAM直接垂直堆叠在GPU、TPU上，干脆取消2.5D中介层。宣称功耗降70%、带宽提升230%。

另一件在上海。[[长存控股]]科创板IPO获受理，拟募资330亿元刷新纪录，一季度归母净利润333.79亿元。

一边是架构革命，一边是资本豪赌。存储行业的底层逻辑，变了。

三星的“垂直野心”：拆掉中介层

先讲清楚现状。今天的AI芯片，[[HBM]]和GPU不是焊在一起的，而是各自做好，再通过一块叫中介层（interposer）的硅片拼起来，这就是所谓2.5D封装。[[SK海力士]]、[[美光]]、[[三星]]的HBM都走这条路，[[台积电]]的CoWoS负责组装，赚得盆满钵满。

三星在Hot Chips上抛出的问题是：这块中介层，能不能拆掉？

答案是zHBM——把DRAM堆叠直接压在计算芯片上，做成真正的3D。据[[wccftech]] 8月23日报道，相较于标准HBM4E，zHBM宣称可实现：

• 70%的功耗降低
• 230%的DRAM带宽提升
• 每个DRAM模组节省100W功耗
• 为GPU释放8.3%的额外功率空间

上述数字并非孤证。[[Tom's Hardware]] 8月24日的独立报道援引现场演讲材料，给出了与wccftech一致的口径；半导体分析机构SemiAnalysis随后发布的会议纪要亦收录了同一组宣称值。需要说明的是，这三家信源均转述自三星的演讲材料，属于厂商宣称值，目前尚无第三方实测数据可作最终验证——但多家独立媒体交叉核对一致，至少说明数据在披露口径上没有出入。

这组数字的杀伤力在于最后一条。当下AI算力竞赛的最大约束早已不是晶体管，而是电。给GPU省出8.3%的功率预算，等于凭空多出一个性能档位。

一个不需要内幕消息也能做出的推演是：zHBM一旦落地，中介层需求将随之下滑，围绕CoWoS建立的封装订单结构必然重排。三星选在Hot Chips这样客户云集的场合公开路线图，很难不解读为一次面向下游的公开喊话。

这背后是zHBM真正的野心——它瞄准的不只是性能，而是封装产业链的定价权。

HBM的物理天花板：TSV与PHY的双重挤压

zHBM不是凭空想出来的，是被物理极限逼出来的。

HBM由两类芯片构成：C-die（核心芯片），包含DRAM存储单元，可垂直堆叠最多16层；B-die（基础芯片），位于堆叠底部，负责DRAM控制功能，并通过PHY（物理接口层）与GPU通信。两者之间靠TSV（硅通孔）这种穿透芯片的垂直导电通道连接。

带宽的账很好算。综合Wccftech与Tom's Hardware的报道，当前[[HBM4]]每个堆叠的带宽已超过3TB/s，HBM4E推进至4TB/s区间，HBM5则在HBM4基础上带宽翻倍、容量超过60GB。

但继续往上堆，两堵墙出现了：

第一堵墙：TSV数量与间距的物理极限。硅通孔不能无限加密，孔越多、间距越小，良率与信号完整性越难保。

第二堵墙：Base Die内PHY接口的I/O数量与速度上限。B-die到计算芯片之间的接口，是整个系统的咽喉。

也就是说，平面方向的带宽扩张快到头了。还有一个微妙变量：B-die与计算芯片（xPU SoC）之间的制程代差正在逐代收窄——B-die越来越像一颗逻辑芯片。

这个“收窄”既是麻烦（DRAM厂被迫追逻辑工艺），也是切入口：既然B-die已经用上了先进逻辑工艺，那它和GPU之间的那块中介层，凭什么还要存在？

三阶段路线图：从“抢回硅面积”开始

三星的路线图分三步走，节奏耐人寻味。

第一阶段的核心目标，是从xPU那里“抢回”硅面积。具体动作是：三星已将D1c与4nm逻辑工艺应用于HBM4的Base Die，主要目的是降低功耗、缩减有效面积。这是DRAM与先进逻辑工艺真正融合的起点——过去B-die用的是相对成熟的工艺，现在直接上4nm。

用先进逻辑工艺做B-die，账面成本一定更贵。但逻辑很清楚：B-die缩小、功耗降低，系统级的带宽密度和功耗密度就上去了，客户在同样的封装面积里能塞进更多带宽。

第二、三阶段则步步紧逼，方向是把B-die与计算芯片的物理距离越拉越近，最终抵达zHBM：DRAM直接压在GPU、TPU之上。

产业判断有三条：

第一，先进封装和先进制程正在合流。B-die用4nm意味着“存储芯片”和“逻辑芯片”的工艺分界在模糊，往后封装方案之争就是制程之争。

第二，台积电的CoWoS话语权面临挑战。2.5D中介层是CoWoS的立身之本，zHBM若成，GPU与HBM的集成主导权将部分回流到存储厂手中。如前所述，三星选在客户云集的Hot Chips公开这条路线，本身就是一次面向市场的站位宣示。

第三，别被路线图迷惑。从路线图到量产，中间隔着良率、散热、测试这三座山。DRAM直接压在发热大户GPU上，热应力问题怎么解，三星在演讲里并没有给全答案。但方向已经足够清晰：存储与计算的边界，正在被从封装层开始拆掉。

长存控股IPO：330亿刷新纪录的另一面

视线转回国内。8月21日，《科创板日报》讯，[[长江存储控股股份有限公司]]（长存控股）科创板IPO获受理，保荐机构为[[中信证券]]和[[中信建投]]。

拟募资330亿元——超过[[长鑫科技]]的295亿元与[[中芯国际]]的200亿元，为科创板史上拟募资金额最高的项目。其中208亿元用于长江存储量产线技术升级，122亿元用于研发相关募投。

钱背后的成色如何？看招股书的账：

三个季度赚出一个330亿募资额——2026年一季度归母净利润333.79亿元，这个数字放在任何资本市场都算炸裂。截至2026年3月31日，公司累计亏损已大幅收窄至约34亿元。

333.79亿元这个数字有多重独立印证：《上海证券报》与[[财联社]]对招股书的摘录报道与《科创板日报》口径完全一致；更硬的交叉验证来自市场侧——按[[TrendForce]]公布的2026年第一季度全球NAND Flash产业营收及品牌排名计算，长存控股470.42亿元的单季NAND收入体量，与其“全球第三、中国第一”的排位在数量级上相互咬合。营收口径的市场排名与利润口径的招股书数据对得上，这笔账的可信度就有了两根独立的柱子。

据TrendForce数据计算，2026年1-3月，长存控股在全球NAND Flash厂商中按销售金额和出货量排名，均位列全球第三、中国第一。二期生产线已经满产，三期产能建设正在推进。

技术坐标同样硬核：2022年推出[[Xtacking®3.0]]，成为全球首批推出200层以上3D NAND产品的企业；2024年迭代至Xtacking®4.0，获FMS权威奖项；2025年成为大陆为数不多与国际头部厂商达成专利交叉授权的集成电路企业。

再看募投结构的合理性：208亿投向量产线升级、122亿投向研发，约2:3的“产能：研发”配比，与招股书中三期扩产及Xtacking后续代际研发的资金安排能够对应。330亿元的规模能否被市场消化，最终要由询价结果回答——但从一季度333.79亿元的盈利能力看，这个募资额并非没有业绩支撑的空 box。

存储的下一战：逻辑与存储的边界消融

把三星和长存两条线索放在一起，能看到的不只是两个孤立事件，而是同一条技术路线在两个市场的同时兑现。

交汇点在键合工艺上。长存的Xtacking是wafer-on-wafer架构：外围逻辑与存储阵列分别流片后晶圆级键合，这套工艺已经量产多年、迭代了四代。三星zHBM要做的，本质上是把类似的混合键合从“NAND内部”推向“DRAM与GPU之间”——难度更高，但技术哲学同源。换言之，长存在NAND上验证过的路线，正是三星在DRAM上准备走的路。这不是巧合，而是行业共同收敛的方向：当2.5D中介层成为带宽与功耗的瓶颈，3D直接堆叠就是物理上留给所有人的唯一出口。

在此基础上，三个更深的判断浮出水面：

第一，存储厂正在向上游定义权冲刺。过去存储是标准品，跟着DRAM/NAND规格走。HBM改变了这一点——它是为特定计算系统定制的存储。zHBM更进一步，存储厂直接介入系统架构设计。谁定义架构，谁就拿走价值链上最肥的那一段。

第二，封装成为新的主战场。2.5D、3D、TSV、混合键合——这些原本属于后道封装的词汇，正在成为存储竞争的核心变量。长存手里有量产的晶圆级键合，三星手里有路线图，双方在各自赛道上做的都是同一件事：把堆叠做进芯片本体，而不是堆在封装层。区别只在于，长存用这项能力换来了产能和市场份额，三星想用它换走台积电的封装定价权。

第三，中国存储的叙事从“追赶”切换为“卡位”。全球第三的位置、专利交叉授权、科创板史上最大IPO，这三个标签组合起来，意味着长存不再只是价格战的搅局者，而是技术路线的参与者。当然，必须说清楚：NAND（尤其是企业级SSD）与HBM所在的DRAM赛道并不重合，长存尚未进入AI存储最核心的战场。它能提供的启示不是“我们已经追平”，而是混合键合这条技术路线，中国厂商比外界想象的走得更早、更远——而这条路线，恰恰是三星zHBM的下一段赛程。

小结

回到开头那两件事。表面看，一个是加州的技术演讲，一个是上海的招股书申报；落到实处，它们是同一个问题的两种答案——当带宽和功耗成为AI时代的硬约束，存储该怎么重新给自己定价？

三星的答案是技术定义权：用zHBM拆掉中介层，把DRAM压到GPU脸上，从封装产业链手里抢回集成主导权。长存控股的答案是产能加工艺卡位：用330亿募资建三期产线，用已量产四代的Xtacking键合工艺在NAND赛道站稳全球第三。

两者一个拆中介层，一个建产线，路径不同，但底座是同一块：混合键合与3D堆叠。谁先把这条路线推到DRAM与逻辑芯片之间，谁就拿到下一个时代的入场券；而产能规模决定了，当入场券发下来的时候，谁还有钱和产能坐上牌桌。可以预见，未来两三年，围绕先进封装工艺与3D堆叠架构的卡位战，将决定下一位存储霸主。

（注：zHBM相关数据为三星Hot Chips演讲宣称值，wccftech、Tom's Hardware及SemiAnalysis的独立报道口径一致，但均无第三方实测验证，量产落地进度仍需观察。长存控股财务数据来自招股书申报稿，市场排名数据来自TrendForce，均以监管最终核准为准。）