无掩膜光刻，要革ASML的命？

ASML的王座，看起来稳如泰山，但历史告诉我们，光刻机行业没有永远的霸主。当「无掩膜光刻」这个词开始频繁出现在产业讨论中，一个老问题浮出水面：ASML的四十年护城河，还经得起下一场范式转移吗？本文的核心判断是：ASML的统治力来自系统工程与供应链编排，而非单点技术神话——而无掩膜路线真正的看点，已经从「狼来了」变成了「有账可算」。

🏭 一段被压缩的历史：霸主是怎么炼成的

ASML的故事可以讲得很长，但产业逻辑其实只有三句话。

第一，系统能力碾压单点技术。ASML成立于1984年，是飞利浦与ASM国际的合资「边缘小厂」，在尼康、佳能主导的市场里起步。它靠模块化整机架构起步，用四十年把蔡司的光学、Cymer（2013年以约25亿美元收购）的光源、成百上千家供应商拧成一张网。光刻机的竞争从来不是单点技术的竞争，而是供应链编排的竞争。

第二，每次胜利都是「下一代范式」的胜利。浸没式DUV如此，EUV更是如此：技术论证数十年、业内普遍认为太贵太远，ASML却把公司押上去，2019年EUV进入台积电N7+量产，成为3纳米以下制程的入场券。一次押注直接改写了设备产业权力结构——ASML 2024年净销售额约283亿欧元，EUV单台售价约1.5-2亿欧元，第一台High-NA（EXE:5000，单台约3.5-3.8亿欧元）已于2023年底交付英特尔。

第三，护城河的另一半是时间：上游数十年的共同开发关系、下游晶圆厂十年的量产信任记录。后来者要同时造出机器、生态和信任——三道门槛叠加。

但请注意这个模式的另一面：ASML每次赌赢，都是因为它自己定义了下一代范式。当范式转移的主角从体系外杀出来时，剧本还成立吗？这正是「无掩膜光刻」值得认真对待的原因。

💰 无掩膜的账本：掩膜经济学正在恶化

无掩膜光刻的思路直白：不再通过掩膜版投影图形，而是直接在晶圆上「写」出电路图案。过去它是被嘲讽的对象，但它的核心论据——掩膜成本——近年出现了实质性的恶化。

业界普遍引用的估算区间大致如下：

再叠加设计成本（业内估算3nm芯片完整设计成本已达5亿美元级），逻辑闭环出现了：设计迭代越多、产品越碎片化，掩膜的摊销就越不经济。对一款要在台积电吃满产能的大芯片，2000万美元的掩膜是九牛一毛；对一款年出货几万颗的专用ASIC，它就是灭顶之灾。

无掩膜路线的账本正建立在后者身上：小批量场景下，省掉掩膜不只是省钱，更是把「流片-改版」周期从月级压到天级——这对AI时代快速试错的芯片公司是结构性诱惑。

⚡ 吞吐率：真正的数量级鸿沟

必须冷静指出无掩膜路线的软肋。把两条路线摆在一起看：

打样、小批量