HBM掀桌、NAND登顶：存储双雄的抢位战

导语

同一个月里，存储行业发生了两件值得记进年史的事：[[三星]]在[[Hot Chips]]大会上摊出了通往[[zHBM]]的三阶段路线图，要把DRAM直接摁到GPU头顶上；[[长存控股]]的330亿元IPO获科创板受理，一季度归母净利润高达333.79亿元[^1]。

一个在重写HBM的架构边界，一个在改写NAND的竞争格局。存储不再只是AI算力的“配件”，而是正在成为系统定义者。这是本文的核心判断。

一、Hot Chips上的“摊牌”：HBM的物理天花板到了

先说场景。Hot Chips是芯片架构师的年度朝圣地，各家公司在这里发布的通常是下一代旗舰SoC。而这一次，[[三星]]DRAM设计团队的[[Sangwook Han]]站上讲台，讲的却是一张内存路线图——终点是一个全新的名字：[[zHBM]]。

一个存储产品敢在架构师大会上“掀桌”，说明它要动的不只是参数，而是整台AI服务器的架构逻辑。

先补一堂课。[[HBM]]（高带宽内存）是当下AI训练和推理系统中最关键的存储组件，它的结构是“两层蛋糕”：

• C-die（核心芯片）：包含DRAM存储单元，最多可垂直堆叠16层；
• B-die（基础芯片/Base Die）：位于堆叠底部，负责DRAM控制功能，并通过PHY物理接口层与GPU等计算芯片通信。

两层之间靠[[TSV]]（硅通孔）连接——一种穿透芯片的垂直导电通道，可以理解为在指甲盖大小的硅片上钻出成千上万条“电梯井”。

带宽的爬升速度惊人。据[[wccftech]]对三星演讲材料的报道[^2]，当前[[HBM4]]每个堆叠的带宽已超过3TB/s，[[HBM4E]]推进至4TB/s区间，[[HBM5]]则在HBM4基础上直接翻倍，容量超过60GB。

但问题是，这条爬坡曲线撞上了两堵物理墙：TSV数量与间距的极限，以及B-die内PHY接口的I/O数量与速度上限。简单说，硅片上的“电梯井”不能无限加密，接口的“闸机口”吞吐也有天花板。

更微妙的是，B-die与计算芯片（xPU SoC）之间的制程代差正在逐代收窄。这既是挑战，也是三星路线图的切入口——当内存芯片的工艺逼近计算芯片，“谁挨着谁、谁包着谁”的物理布局，就成了可以重新谈判的议题。

二、zHBM：把内存摁到GPU头上，砍掉中介层

三星的路线图分三阶段走，第一阶段的目标直白得可爱：从xPU手里“抢回”硅面积。

三星已将[[D1c]]与4nm逻辑工艺应用于[[HBM4]]的Base Die，主要目的是降功耗、缩面积[^2]。这是DRAM与先进逻辑工艺真正融合的起点——过去B-die用的是相对成熟的工艺，如今直接上4nm，等于承认B-die正在变成一颗“小逻辑芯片”。

而终点zHBM的动作更大：将DRAM直接垂直堆叠在GPU、TPU等计算芯片之上，彻底取消2.5D中介层（interposer）。

三星宣称，相较标准HBM4E，zHBM方案可实现70%的功耗降低、230%的DRAM带宽提升，每个DRAM模组节省100W功耗，同时为GPU释放8.3%的额外功率空间[^2]。需要说明的是，以上均为三星在Hot Chips演讲中的官方宣称值，尚无第三方实测数据交叉验证，工程兑现情况有待后续产品落地检验。

这组数字要放在AI数据中心的语境里读。今天的AI机柜，功率预算是最稀缺的资源——省下的每一瓦，理论上都能回流给计算核心。每个模组100W、再让出8.3%功率空间，这意味着在不扩容供电的前提下，GPU可以获得更多“饭量”。存储创新第一次直接变成了算力创新。

产业逻辑上，这一步棋的意味很冷峻：2.5D中介层正是先进封装路线的核心资产，也是某些代工厂最深的护城河。三星选择“绕开中介层”，本质是用架构换赛道——在别人最厚的地方不硬碰，而是把整堵墙拆了重建。

从公开的封装技术文献来看，DRAM直接堆叠在发热大户GPU之上，热应力与信号完整性确实是业内公认的核心工程挑战，可靠性与良率将决定这条路线能否兑现其纸面收益。

三、330亿与333亿：长存控股招股书的两种读法

把镜头转向国内。8月21日，[[长江存储]]控股股份有限公司（[[长存控股]]）科创板IPO获受理，拟募资330亿元，保荐机构为[[中信证券]]和[[中信建投]][^1]。

这个330亿是什么量级？超过[[长鑫科技]]的295亿元与[[中芯国际]]的200亿元，是科创板史上拟募资金额最高的项目。其中208亿元投向长江存储量产线技术升级，122亿元用于研发相关募投项目[^1]。

业绩曲线才是真正的看点：

（表内2025年及2026年一季度数据均引自长存控股招股说明书（申报稿）[^1]，其中2025年财务数据截至发稿未见经审计的公开年报确认，2026年一季度数据属未来报告期，请以公司后续披露的经审计财报为准。）

三年时间，收入翻了三倍多；2026年一季度单季净利333.79亿元，几乎追平前一年全年的两倍水平。截至2026年3月31日，公司累计亏损已大幅收窄至约34亿元[^1]——一家曾经的“亏损专业户”，如今是科创板最赚钱的申请人之一。

市场地位同样硬气：根据[[TrendForce]]数据计算，2026年1-3月长存控股在全球NAND Flash厂商中，按销售金额和出货量均排名全球第三、中国第一[^1]。截至2026年3月末，其已建成中国大陆最大的3D NAND Flash晶圆生产基地，二期产线满产，三期产能建设正在推进[^1]。

技术叙事则更有戏剧性。2022年，[[Xtacking®3.0]]推出，长存成为全球首批量产200层以上3D NAND的企业，实现国内存储技术首次领先世界先进水平；2024年[[Xtacking®4.0]]迭代，拿下FMS权威奖项，重塑全球3D NAND技术发展路线；2025年，长存成为中国大陆为数不多的与国际头部厂商达成专利交叉授权的集成电路企业[^1]。

看存储周期买DRAM，看技术格局买NAND——这一常见的一级市场视角，在长存这份招股书里得到了具体印证：三年扭亏、三倍增长，外加一次专利交叉授权。

四、权力再分配：存储厂商正在“定义系统”

把三星和长存放在一起看，会发现两条表面上不相干的新闻，讲的是同一个故事：存储厂商正在重新划定“存储芯片”的定义边界。

三星的做法是向逻辑工艺借力——用4nm做B-die，让内存芯片长出计算芯片的骨骼，最终用zHBM把DRAM摞到GPU头上；长存的做法则是Xtacking架构本身——把外围CMOS电路与存储阵列分层制造再键合，这条路线如今被业内视为重塑了3D NAND的发展方向。

这背后是产业话语权的转移。在AI系统里，带宽和功耗预算由存储架构决定、封装路线由存储供应商牵动，内存接口的每一次改动都在牵动整机设计。谁掌握架构主动权，谁就掌握议价权。

地缘视角需要冷静看待。长存的专利交叉授权，标志着它从“被围剿者”变成了规则参与者——这不是靠情怀，而是靠200层以上的技术领先换来的入场券。而330亿元募资投向量产线升级与研发，短期看是三期产能与企业级市场的弹药，长期看是在为下一个技术代际的“领先权”预付定金。三星的zHBM豪赌，则说明即便坐拥最完整的存储版图，头部玩家依然不敢在架构层面松手。

从AI服务器整机设计公开趋势看，存储对系统的约束已经从“容量够用”变成了“带宽与功耗定义上限”——这也是NAND和DRAM两线同时出现架构级创新的根本原因。

三星的zHBM与长存的330亿IPO，一个向上捅破HBM的物理天花板，一个向下夯实NAND的产业地基，方向相反，逻辑同源：存储正在从AI的配角变成主角。

回看全文，两条线索的交汇点在于“系统集成权”。三星用zHBM把存储纳入计算芯片的物理封装版图，长存用Xtacking和持续扩产把NAND的制造与设计主导权握在自己手里——两者的终局都是让存储厂商从“按规格书供货”升级为“参与定义整机架构”。当带宽、功耗、封装形态这些过去由SoC厂商说了算的变量，开始由存储侧牵动，AI产业链的利润分配和议价格局也将随之重排。

接下来值得盯的信号有三个：

1. zHBM的工程兑现：热应力与信号完整性问题能否在三阶段演进中被逐一解决，是判断这场“封装路线豪赌”成色的第一手依据；

2. 长存三期产能的爬坡节奏：330亿募资能否按期转化为企业级SSD市场的实际份额，将直接检验招股书叙事的含金量；

3. 专利交叉授权后的格局演变：全球NAND竞争是否会从单纯的技术竞速，转向技术+专利+产能的三维博弈。

存储的权力游戏，才刚开牌。

信源与核验说明

本文涉及的未来日期数据均标注信源如下，读者引用时请注意核验时点：

• [^1]：长存控股科创板IPO招股说明书（申报稿）及上海证券交易所2026年8月21日受理公告，含2023—2025年及2026年一季度财务数据、拟募资金额与投向、市场排名（基于TrendForce 2026年1-3月数据计算）、产能与专利情况。其中2026年一季度及以后数据属未来报告期，截至发稿无法经独立审计报告交叉验证。
• [^2]：三星在Hot Chips大会上的zHBM路线图演讲材料，及[[wccftech]]对此的报道，含HBM4/HBM4E/HBM5带宽数据、D1c与4nm工艺应用于HBM4 Base Die、zHBM三项宣称收益（功耗-70%、带宽+230%、每模组节省100W）。上述收益数据为三星官方宣称，尚无第三方实测验证。