先进封装：从互联拼接走向系统级竞争

执行摘要：先进封装已成为半导体产业竞争关键环节。英特尔凭借Foveros、EMIB等技术吸引英伟达、谷歌等潜在客户，代工战略初见成效，台积电封装独占地位面临挑战。同时，Chiplet生态正从物理拼接转向系统级数据流优化，NoC延伸至裸片边界成为新焦点。本报告梳理产业格局、产业链结构与竞争态势，并对技术与应用趋势作出判断。

产业现状与竞争格局

一、市场规模与技术版图

先进封装已从后道辅助工序跃升为半导体产业的核心竞争维度。在摩尔定律边际收益递减的背景下，Chiplet（芯粒）架构通过将大芯片拆分为多个裸片并以先进封装互联，成为延续系统性能曲线的关键路径。当前技术版图大致分为三个层次：

• 2.5D 封装：以硅中介层（Interposer）实现多颗裸片与高带宽内存（HBM）的并排互联，代表技术包括台积电 CoWoS、英特尔的 EMIB 系列；
• 3D 封装：通过 TSV（硅通孔）或混合键合实现裸片垂直堆叠，代表技术为台积电 SoIC、英特尔 Foveros；
• 扇出与前道整合：InFO、Fanout 类技术面向移动与射频场景，前道-后道边界正趋于模糊。

产业逻辑也在悄然变化。行业观察普遍指出，仅完成 Chiplet 的物理拼接并不足够，真正的瓶颈在于跨裸片的数据移动效率——将片上网络（NoC）延伸至裸片边界之外、支持从单体 SoC 平滑扩展到多裸片架构，正在成为下一阶段竞争焦点。这标志着先进封装正从“互联拼接”走向“系统级协同设计”，封装能力与架构能力、EDA 工具链的耦合程度显著加深。产能方面，CoWoS 类高端 2.5D 产能自 2023 年以来持续供不应求，直接绑定 AI 加速器的出货节奏，封装环节由此获得了前所未有的战略定价能力。

二、头部厂商布局与地位变化

台积电目前占据 2.5D/3D 封装的独占性领先地位。CoWoS 与英伟达 GPU、HBM 内存深度绑定，几乎垄断 AI 大芯片的先进封装供给；SoIC 3D 堆叠则在苹果等高端客户中率先落地。台积电的优势在于“制程＋封装＋客户生态”的一体化闭环，但独占地位也使其成为产能瓶颈与潜在替代方案的聚焦点。

英特尔则以代工战略为牵引，后端封装能力先于前端制程取得突破。其 EMIB 与 EMIB-T 已吸引谷歌等客户，Foveros 3D 技术据券商报告传闻，可能被英伟达在部分后端封装环节采用；此前一月亦有英伟达将采用英特尔下一代 14A 制程的传闻，分析师预计 14A 将于 2028 年下半年落地。若传闻成真，这将是英特尔代工战略的标志性突破，也意味着台积电在封装业务的独占地位将被分食。客观而言，英特尔呈现“后端能力日益成熟、前端制程仍在追赶”的格局，先进封装正成为其切入代工市场的优先突破口。

三星依托电机与存储整合能力布局 HBM4 与 3D 键合，尚在追赶第一梯队。OSAT 阵营（日月光、安靠、长电等）则承接 2.5D 以下的放量需求，并向中阶 Chiplet 方案延伸，形成与 IDM/代工厂分层竞争、部分合作的态势。此外，英伟达、AMD 等系统厂商通过定义芯片架构与互联规范（如 UCIe 生态）反向主导封装方案选型，客户议价权显著上升。

三、竞争格局演变的三条主线

1. 供给卡位战：AI 需求使高端 2.5D/3D 产能成为稀缺资源，扩产速度与良率决定份额归属；

2. 生态解耦战：UCIe 等互联标准推动“封装即代工服务”模式，客户多源采购成为可能，台积电的捆绑优势面临稀释；

3. 系统级竞争：竞争重心从封装形态转向跨裸片数据流、内存带宽与散热协同的系统效率。

四、主要厂商 2.5D/3D 布局对比

五、小结

先进封装的竞争性质已经改变：它不再是谁能“把芯片拼在一起”，而是谁能以系统级视角打通架构、互联与数据流。台积电凭借先发与生态暂居主导，英特尔以封装为矛发起追赶，客户多源化与标准化的产业力量正在重塑格局——未来三到五年，2.5D/3D 封装将从单一厂商的护城河，演变为多方博弈、分层竞合的系统级战场。

上游：材料与设备环节

先进封装的竞争不仅体现在设计理念与工艺路线上，更取决于上游材料与设备环节的支撑能力。封装基板、中介层、键合设备构成了先进封装产能扩张的三道门槛，其供应链成熟度直接决定了各类封装方案能否实现规模化量产。

封装基板：最紧缺的环节之一

封装基板是芯片与PCB之间的物理与电气桥梁，也是当前先进封装供应链中最紧张的环节之一。随着FCBGA、2.5D/3D封装需求放量，ABF载板长期处于供不应求状态。日本Ibiden、新光电气、韩国三星电机、中国台湾欣兴等厂商占据高端ABF载板主要份额，行业呈现明显的寡头格局。

大陆厂商如兴森科技、深南电路等已在FCBGA载板领域投入建设产能，但从客户认证周期、良率爬坡到大规模交付仍需要时间。高端ABF载板在材料（味之素ABF膜）、设备（激光钻孔、精密电镀）环节依赖外部供应，国产化整体仍处于追赶阶段。基板环节的扩产周期通常长达18-24个月，这意味着即便下游需求爆发，供给弹性也相对有限，基板价格与交期仍是影响封装成本结构的关键变量。

中介层：大硅片工艺向封装迁移

中介层（Interposer）是2.5D封装的核心部件。硅中介层借助成熟制程的硅工艺实现高密度TSV与RDL布线，但成本高、面积受限；有机中介层与玻璃中介层则试图在成本与性能间寻找平衡。台积电CoWoS的硅中介层产能瓶颈在过去两年成为AI芯片供应的最大制约，倒逼SK海力士、三星以及部分OSAT厂商建设中介层产能。

玻璃基板作为下一代中介层/基板方向，英特尔、三星电机等均有布局，其平整度优势有利于大尺寸、多裸片集成，但产业链尚处早期。中介层环节的技术竞争，本质上是前端晶圆制造能力向封装环节的延伸，具备晶圆厂背景的IDM与代工厂在此环节拥有天然优势。

键合设备：混合键合打开新窗口

键合设备是先进封装设备投资的核心。传统TCB（热压键合）已广泛用于HBM堆叠与CoWoS产线；混合键合（Hybrid Bonding）则代表下一步方向，通过铜-铜直接键合实现亚10微米级互连间距，是3D堆叠走向更高密度的关键。应用材料、ASML、K&S等海外设备商主导高端键合市场。

国产设备方面，键合环节已有零星突破：部分国产厂商在TCB、倒装键合、划片减薄等前后道设备上形成产品，但在混合键合所需的超洁净表面处理、亚微米级对准精度上仍存在代际差距。整体看，封装设备国产化率低于刻蚀、薄膜沉积等前端成熟环节设备，是国产替代的难点所在。

供应链成熟度评估

生态演进带来的上游机会

值得关注的是，行业竞争焦点正从「物理拼接」转向「系统级数据流」。正如EE Times近期专题所指出的，多裸片系统的真正挑战在于跨裸片数据传输效率，而非单纯的Chiplet互联——NoC能力向裸片边界外延伸成为新方向。这一趋势意味着上游环节的价值评估标准正在变化：中介层与基板不再是被动承载件，其布线密度、供电能力将直接影响系统性能，具备协同设计能力（EDA-基板-设备联动）的供应商将获得更高议价权。

与此同时，封装环节的战略地位上升也改变了代工格局。英特尔EMIB、EMIB-T已吸引谷歌等客户，英伟达据券商报告被传将在部分后端封装环节采用其Foveros技术。头部客户出于供应链安全与成本考量引入第二封装供应商，客观上为其他具备高端封装能力的厂商及其上游配套体系打开了市场空间，基板、中介层、设备的多元化采购需求随之上升。

小结

上游环节呈现「高端紧缺、分层国产化」的特征：基板与中介层受扩产周期约束，短期是产能问题，长期是良率与成本问题；键合设备则更多是技术代差问题。对产业而言，上游环节的成熟速度将决定先进封装从头部定制方案走向平台化、标准化生态的节奏，也是评估各国/各地区供应链韧性的关键观察窗口。

中游：封装技术与代工竞争

先进封装正从边缘环节走向价值链中枢。随着摩尔定律物理红利递减，Chiplet（芯粒）架构成为延续性能曲线的主流路径，封装环节由此从“后道工序”升级为决定系统性能的关键竞争场域。当前市场上，台积电的CoWoS、英特尔的Foveros与EMIB构成三条最具代表性的技术路线，而英特尔封装业务的崛起，正在动摇台积电长期独占高端封装的格局。

三条主流技术路线的对比

CoWoS（Chip-on-Wafer-on-Substrate） 是台积电的旗舰2.5D封装技术，通过硅中介层（interposer）将计算芯片与HBM内存高速互连，是当前AI加速器的事实标准。英伟达H系列、AMD MI系列等旗舰产品均依赖该工艺。其优势在于成熟度与大规模量产验证，但硅中介层成本高、产能瓶颈明显——2023年以来CoWoS产能持续供不应求，成为AI芯片出货的实际约束，英伟达也因此将部分订单分流至Amkor等外包封装厂。

EMIB（Embedded Multi-die Interconnect Bridge） 是英特尔2.5D路线的代表作，其差异化在于以嵌入式硅桥替代整片中介层，仅在裸片间需要高带宽互连的局部嵌入硅结构，显著降低成本与封装尺寸约束。据韩国券商GF Securities报告，EMIB及增强版EMIB-T已吸引谷歌等客户，显示其商用认可度不断提升。

Foveros 则是英特尔在3D方向的布局，通过TSV（硅通孔）实现裸片垂直堆叠，适用于对带宽密度和集成度要求更高的场景，是面向下一代系统级集成的技术储备。

三者代表了不同的技术取舍：CoWoS胜在生态与量产规模，EMIB胜在成本弹性，Foveros胜在3D集成的上限。从产业演进看，2.5D与3D并非替代关系，而是随应用场景分层共存的路线组合。

英特尔封装业务的崛起

英特尔代工战略的核心逻辑在于“以封装切入、以制程突破”。如上图所示，其路径呈现清晰的递进关系：前端制程仍在追赶台积电的背景下，后端封装能力率先形成突破口。这一判断有最新佐证——据GF Securities报告，英伟达被传将在部分后端封装环节采用英特尔的Foveros技术；此前今年1月，另有消息称英伟达考虑采用英特尔下一代14A制程，分析师Jeff Pu预计14A将于2028年下半年落地。

若英伟达采用Foveros的传闻成真，其产业意义是多重的：其一，这是英特尔代工战略的标志性突破——拿下当前AI芯片市场最大的需求方，意味着其先进封装能力获得头部客户的实战验证；其二，台积电在封装业务的独占地位将被实质性分食，高端封装从“单一供应商”走向“双源竞争”；其三，英伟达出于供应链安全与议价能力的考虑，本身也有分散封装产能的动机，CoWoS的持续紧缺加速了这一进程。

从互联拼接到系统级竞争

值得强调的是，封装竞争的内涵正在发生质变。业界近期的一个共识性观点是：仅完成Chiplet的物理互联并不足够，真正的挑战在于跨裸片的数据移动效率。多裸片系统中，数据在HBM、计算芯粒之间的高效流转决定了整体性能上限，单纯堆叠带宽已无法满足需求。

这一认知推动Chiplet生态从“物理拼接”阶段进入“系统级数据流”阶段：技术方案上，片上网络（NoC）的连接能力被延伸至裸片边界之外，使工程团队能够从单体SoC平滑扩展到多裸片架构；竞争维度上，封装厂比拼的不再只是互连密度与良率，还包括散热、供电、信号完整性乃至与EDA工具链协同的系统级能力。

这意味着封装环节的技术门槛和附加值同步抬升，也解释了为何晶圆厂、OSAT（封测厂）、IP供应商均密集卡位这一领域。台积电凭借CoWoS与SoIC的组合维持领先，英特尔以EMIB/Foveros形成差异化追赶，安靠、日月光等OSAT则在2.5D主流价位段承接分流订单——一个多层级的竞争格局正在成形。

小结

中游封装已从代工业务的附属环节，演变为先进制程之外的第二条竞争主线。短期看，CoWoS的产能约束与英特尔的封装突破，共同推动高端封装供给多元化；中期看，14A制程若如期于2028年落地，英特尔有望形成“制程+封装”的完整代工拼图；长期看，当竞争焦点转向系统级数据流，具备全栈整合能力——从架构设计、NoC、封装到散热供电——的玩家，才将在多裸片时代掌握定价权与生态主导权。对产业各方而言，封装不再是“后道”，而是定义下一代算力格局的“前哨”。

下游：应用与客户需求

一、AI算力需求成为先进封装的核心引擎

先进封装的产业驱动力已从消费电子转向AI芯片、HPC与数据中心。大语言模型训练与推理所需的算力呈指数级增长，而单芯片在制程微缩放缓、die size受限的背景下，难以通过单一路径提升算力。由此，Chiplet（芯粒）+ 2.5D/3D封装成为AI加速器的主流技术路线：通过将计算裸片与HBM高带宽内存以中介层或硅桥方式高密度互连，突破内存带宽与芯片面积的双重瓶颈。英伟达H系列、AMD MI系列等旗舰产品均依赖CoWoS类先进封装产能，封装环节已从后道辅助工序升级为决定产品性能与出货量的关键瓶颈。

值得注意的是，产业焦点正从「物理拼接」走向「系统级数据流」。业界观点指出，仅靠Chiplet互联并不足够，真正的挑战在于跨裸片的数据传输效率——将NoC（片上网络）能力延伸至裸片边界之外，使工程团队能从单体SoC平滑扩展到多裸片架构。这意味着下游客户对封装供应商的评估标准，正从互连密度扩展至系统级带宽、时延与功耗管理能力。

二、大客户选型动向

英伟达：作为AI加速器市场的领导者，长期深度绑定台积电CoWoS生态。近期据韩国券商GF Securities报告，英伟达被传将在部分后端封装环节采用英特尔的Foveros技术；此前1月还传出英伟达将采用英特尔下一代14A制程。分析师Jeff Pu预计14A将于2028年下半年落地。若传闻成真，将是英特尔代工战略的标志性突破，也意味着英伟达开始构建双供应链以对冲产能与地缘风险。

谷歌：其TPU加速器同样依赖先进封装产能，已被报道采用英特尔的EMIB与EMIB-T后端封装技术。谷歌的加入表明英特尔后端封装能力已获得头部云厂商认可，其自成体系的EMIB+Foveros组合正形成对台积电CoWoS的替代选项。

AMD、博通等：多裸片设计激进的AMD持续扩充CoWoS与混合键合产能布局；博通为超大规模客户定制的AI ASIC同样依赖2.5D封装。整体看，客户选型的核心考量包括：产能保障、HBM配套、互连IP生态、成本与供应链多元化。

三、代工合作趋势：从独占到分食

产业逻辑上，三重因素推动封装环节多元化：其一，CoWoS产能长期供不应求，客户有强烈动机引入第二供应商；其二，地缘政治与出口管制环境促使头部客户构建区域化、多元化供应链，美国本土封装能力（英特尔亚利桑那、新墨西哥厂区）具备政策吸引力；其三，英特尔「前端仍在追赶台积电、后端能力日益成熟」的差异化定位，使客户可采取「台积电前端+英特尔后端」的拆分合作模式，降低切换成本。

四、竞争格局展望

对台积电而言，封装业务的独占地位正被分食，但其在前道制程、HBM配套与CoWoS产能积累上的优势短期内难以撼动；对英特尔而言，后端封装订单是其代工战略打开局面的现实路径——先以封装切入客户供应链，再逐步导流至14A等前端制程，形成「以封带前」的滚动策略。对下游客户而言，多元化带来的议价能力提升与产能安全，将加速先进封装从「专属代工绑定」转向「开放式代工生态」。

本章小结：AI芯片与数据中心需求将先进封装推入系统级竞争阶段，客户选型已超越单纯的互连技术比拼，向系统数据流能力、供应链韧性与生态开放度多维演进。封装环节正从代工产业链的附属位置，走向决定竞争格局的战略高地。

数据透视与竞争态势

5.1 竞争格局：从“一超”走向“多强渗透”

先进封装环节长期由台积电占据主导地位，其CoWoS产能几乎独占AI加速器高端封装需求。但2024年以来，竞争格局出现明显松动信号。据韩国券商GF Securities报告，英伟达被传将在部分后端封装环节采用英特尔的Foveros技术；此前1月，市场亦传出英伟达将采用英特尔下一代14A制程。分析师Jeff Pu预计14A将于2028年下半年落地。

若上述传闻成真，其产业意义体现在两个层面：其一，对英特尔而言，这将标志着其代工战略获得标志性突破——值得注意的是，英特尔的突破路径并非前端制程，而是后端封装。其EMIB与EMIB-T技术已吸引谷歌等客户，后端能力日益成熟，而前端制程仍在追赶台积电。封装环节正成为英特尔切入代工市场的“先手棋”。其二，对台积电而言，其在封装业务的独占地位将被分食，AI客户的封装订单开始呈现多源化趋势。

这一变化反映客户的真实诉求：在AI芯片供不应求的周期中，单一封装供应商的产能瓶颈直接制约出货规模。客户出于产能保障与议价能力的考虑，天然有动力推动封装供应商多元化。

5.2 主要厂商竞争力要素对比

从数据维度看，竞争力评估需同时观察三项指标：产能（CoWoS类产能的扩产节奏仍是行业出货上限的约束变量）、订单（头部AI客户订单的多源化分配比例）、客户结构（谷歌、英伟达等标志性客户的导入具有强示范效应）。目前可确认的事实是：台积电仍是高端先进封装的主力供应商；英特尔已获得谷歌等客户，并有英伟达的潜在合作传闻；客户结构的多元化趋势已经确立，但份额重分配的节奏将取决于产能爬坡与良率验证的实际进展。

5.3 封装环节价值量提升的底层逻辑

先进封装的价值量提升，来自技术范式与产业结构的双重驱动：

第一，从“互联拼接”到“系统级数据流”的技术跃迁。 业界讨论已明确指出：仅靠Chiplet互联并不足够，真正的挑战在于跨裸片的数据传输效率。当前Chiplet生态正从“物理拼接”阶段进入“系统级数据流”阶段，解决方案方向是将NoC（片上网络）连接能力延伸至裸片边界之外，使工程团队能从单体SoC平滑扩展到多裸片架构。这意味着封装不再只是“把裸片连起来”的后道工序，而是承担系统级带宽、时延与功耗优化的核心环节——其技术含量与价值占比随之系统性上升。

第二，前端制程边际收益递减，后端封装成为性能与成本的新杠杆。 当制程微缩节奏放缓，Chiplet异构集成成为延续系统性能提升的主要路径，裸片数量、堆叠层数、中介层面积持续增加，直接推高单颗芯片的封装价值量。

第三，封装成为代工竞争的战略入口。 英特尔以EMIB/Foveros作为代工战略的突破点、英伟达等多源采购封装产能，均表明封装环节已从成本中心转变为技术与商业博弈的前沿阵地。

5.4 价值传导路径

5.5 本章小结

数据与事实指向三点判断：一是先进封装竞争已从台积电独占转向多强渗透，英特尔以封装为切入点的代工战略初步见效；二是客户结构多源化是产能约束下的理性选择，趋势已确立但份额再分配需要时间验证；三是封装价值量提升的本质，是该环节从物理拼接向系统级数据流优化升级——谁能在多裸片系统的数据移动难题上建立能力壁垒，谁就掌握下一阶段先进封装竞争的定价权。

趋势研判：系统级数据流时代

Chiplet 产业正在经历一次静默但深刻的范式迁移：竞争的焦点从“如何把裸片拼在一起”，转向“数据如何高效地跨越裸片边界流动”。这一转变将重新定义先进封装的价值内涵，也将重塑产业链的竞争格局。

从物理拼接走向系统级数据流

过去数年，Chiplet 生态的核心命题是“互联”解决方案的标准化与商业化，UCIe 接口规范的推进、2.5D/3D 封装产能的扩张，本质上都是在解决“物理拼接”问题：让不同工艺、不同供应商的裸片能够可靠地集成于同一封装体内。这一阶段的成绩是显著的——以英伟达、AMD 为代表的算力芯片厂商已经将多裸片架构作为旗舰产品的默认形态。

但正如 EE Times 近期一篇 BitCast 专题所指出的：仅靠 Chiplet 互联并不足够，真正的挑战在于跨裸片的数据传输效率。当系统从单体 SoC 扩展为多裸片架构时，数据移动的延迟、带宽与功耗成为新的瓶颈。其提出的方向具有代表性——将 NoC（片上网络）的连接能力延伸至裸片边界之外，使工程团队能够以近似单体 SoC 的设计体验，平滑扩展到多裸片架构。

这一观点背后的产业逻辑清晰：裸片之间的物理连线只是通道，若缺乏系统级的网络与调度能力，通道再宽也会被低效的数据流所浪费。Chiplet 生态由此进入“系统级数据流”阶段——比拼的不再是单点封装技术，而是跨裸片的整体数据流优化能力。

竞争格局：封装技术分食与代工能力交叉

与此同时，先进封装本身的供给侧格局也在松动。据韩国券商 GF Securities 报告，英伟达被传将在部分后端封装环节采用英特尔的 Foveros 技术；此前 1 月还传出英伟达将采用英特尔下一代 14A 制程，分析师 Jeff Pu 预计 14A 将于 2028 年下半年落地。虽然相关传闻尚未获得官方确认，但产业信号值得重视：英特尔的后端封装技术 EMIB 与 EMIB-T 已吸引谷歌等客户，后端能力日益成熟；若英伟达采用 Foveros 成真，将成为英特尔代工战略的标志性突破，台积电在封装业务的独占地位也将被分食。

这一变化与“系统级数据流”趋势互为因果。当客户采购的不再仅是制程节点，而是“制程 + 封装 + 互联架构”的组合能力时，代工厂与封装服务商之间的能力边界将愈发模糊，竞争维度也随之从单一工艺转向系统级集成能力。

协同设计能力成为关键壁垒

综合来看，多裸片架构成主流已是确定性方向，而决定胜负的将是三项协同设计能力：

• 跨域协同：架构、封装、散热与数据流需在设计早期即联合优化，而非事后拼装；
• NoC 跨裸片延伸：片上网络向封装内多裸片乃至跨封装扩展，使数据流管理具备系统级视角；
• 平台化交付：能够为客户提供从裸片到系统的一体化设计与产能保障的厂商，将获得生态主导权。

结语

先进封装正在从一项“后道工艺”演变为系统设计的核心环节。当 NoC 跨出裸片边界、多裸片架构成为主流，产业竞争的单元将从“单颗芯片”上升为“封装体内的系统”。对于设计公司而言，能否建立跨裸片的协同设计流程，将决定其在 AI 算力时代的卡位；对于代工与封装厂商而言，能否提供系统级的数据流解决方案，将决定其能否从产能提供者升级为生态主导者。系统级数据流时代的大门已经开启，而这场竞争的终局，属于那些最早完成设计范式转换的玩家。