玄戒三箭齐发,小米赌什么?
📋 总体概括
小米一次性发布玄戒O3、O100、D100三款自研芯片,覆盖手机、端侧AI与智驾。同期Hot Chips上HBM定制化成为主线。本文从制程迭代、存储瓶颈与高温器件三个切面,拆解算力需求如何重塑芯片产业分工。
📄 正文
2025年8月24日,小米一次交出三颗芯片:旗舰SoC 玄戒O3、高带宽AI加速芯片玄戒O100、智驾芯片玄戒D100。同一个月,三星、美光、SK海力士与英伟达在Hot Chips大会上密集披露HBM路线图,共同指向一个词——定制化。终端公司在往上做,存储公司在往里做,两条线索指向同一个事实:AI算力需求已经把整个芯片产业的每一段产业链都逼到了重新排位的关口。这不是一场发布会的故事,这是一次产业级的站位调整。
📱 三颗芯片同台:从证明能做,到证明有用
自研芯片的第二个五年,考题变了。
发布会现场最值得注意的,不是玄戒O3本身的参数,而是它的两个同伴。玄戒O100是一颗带宽高达1.22TB/s的高带宽AI加速芯片,玄戒D100则直接瞄准智驾高算力场景。前者研发已完成、明年商用,后者同样明年落地;而玄戒O3节奏最快,今年9月就随Xiaomi 18 Fold折叠屏手机首发上市。
先看交卷的底子。2021年1月重启芯片研发以来,小米累计投入研发经费超过210亿元,芯片团队人数接近3000人。五年、210亿、3000人——这三个数字放在一起,说明这不是一个口号型项目,而是一条已经建制化的产品线。
重启大芯片自研
累计投入超210亿元
三款玄戒芯片同台发布
玄戒O3随折叠屏旗舰上市
O100与D100商用
产业逻辑在这里其实很清晰:手机SoC、端侧AI加速、智驾计算,恰好是终端公司未来五年的三大算力入口。只做SoC,是防守;三线并进,才是把自研芯片当作平台来经营。一位长期跟踪小米供应链的分析师私下评价:第一代芯片证明小米能做,这一代证明小米打算一直做。
🏭 3纳米、240亿晶体管:第二代比第一代更关键
单点突破人人会,迭代能力才见真章。
玄戒O3是小米重启自研芯片五年以来的第二代SoC产品。它沿用了上代玄戒O1的路线——台积电3纳米工艺制程,但晶体管规模从前代的190亿提升到240亿。
这个数字变化值得细品。同样的3纳米,晶体管多出50亿,意味着什么?要么是设计效率提升,要么是IP复用成熟后敢于把更多功能塞进同一颗die,要么两者兼有。制程不变、规模上探,这是设计团队成长最诚实的证据——第一代产品可以靠堆资源和外部支持冲出来,第二代能否在同制程下做出增量,考验的是架构和物理设计的内功。
| 产品 | 定位 | 制程与规格 | 商用节奏 |
|---|---|---|---|
| 玄戒O3 | 旗舰SoC | 台积电3纳米,240亿晶体管 | 9月随Xiaomi 18 Fold首发 |
| 玄戒O1(上代) | 旗舰SoC | 台积电3纳米,190亿晶体管 | 已商用 |
| 玄戒O100 | 高带宽AI加速芯片 | 1.22TB/s带宽 | 研发完成,明年商用 |
| 玄戒D100 | 智驾高算力AI芯片 | — | 研发完成,明年商用 |
从产业视角看,二代产品沿用同一先进制程还有一层含义:在先进制程代际差越拉越长的今天,能在3纳米上「榨」出更多晶体管,本身就是一种竞争力。摩尔定律放缓后,芯片进步的重心正在从制程微缩转向设计密度和架构效率——玄戒O3的190亿到240亿,正是这个大趋势在终端侧的一个缩影。
📈 HBM定制化:存储侧的镜像叙事
终端在做全家桶,存储在做专属款。
把视线从手机转向数据中心,Hot Chips大会上的一条主线与此形成奇妙的呼应:HBM正从标准化商品走向定制化平台。
三星提出把HBM基础底片(base die)从单纯的通信层,演进为定制化AI平台的三阶段路线图,并披露了ZHBM概念——将HBM直接垂直堆叠在XPU之上,目标是把总DRAM功耗较HBM5降低约70%,绝对功耗降幅超过100瓦,带宽提升2.3倍以上。另一边,英伟达披露其实验室已拥有至少三款RVA23处理器,并完成了CUDA在RISC-V硬件上的首次公开运行演示,展示了第三方定制CPU接入NVLink Fusion生态的具体路径。
| 厂商 | 动作 | 关键指标 |
|---|---|---|
| 三星 | ZHBM垂直堆叠XPU | DRAM功耗较HBM5降约70%,降幅超100W |
| 三星 | 底片定制化三阶段 | 带宽提升2.3倍以上 |
| 英伟达 | CUDA跑通RISC-V | 实验室已有至少三款RVA23处理器 |
| 英伟达 | NVLink Fusion开放 | 第三方定制CPU可接入生态 |
这和小米三箭齐发是同一枚硬币的两面。终端侧在把算力分散到SoC、AI加速、智驾三条线;数据中心侧则在把内存和计算捏得更紧——HBM不再是挂在GPU旁边的一根「内存条」,而是要直接长在XPU上。底片从通信层变成定制平台,本质上是存储厂从卖标准件转向卖解决方案,议价权和生态位都在上移。
pie title 典型GPU封装内硅片面积构成
内存相关硅片 : 90
GPU逻辑硅片 : 10
⚠️ 90%的硅片是内存:AI的一份物理账单
AI系统的成本大头,早就不是GPU了。
美光HBM设计架构师Ragu在会上给出一组扎心的数字:在典型包含4个12层HBM堆栈的GPU封装中,内存硅片总量约为GPU硅片的8倍——也就是说,系统级封装里约90%的硅片与内存相关。一个DRAM裸片失效就能影响整个封装,堆叠越高,可靠性挑战越陡。
这份账单已经写进了真实的事故记录。Ragu引用Meta公布的Llama 3研究数据:约17%的非预期训练中断归因于HBM。对一个动辄数万卡的大集群来说,这意味着HBM可靠性直接决定训练效率的天花板。
供给端同样紧绷。存储分析师Jim Handy指出,HBM每片晶圆产出的GB数仅为标准DDR的三分之一;而过去十余年,由于工艺微缩足以满足位元增长,DRAM供应商几乎没有大规模新建晶圆厂——新建产能即便按激进时间表推进,也需要约两年。结果就是:HBM现货价格已较此前水平上涨约7倍,三星、SK海力士、美光及主要NAND供应商均录得异常强劲的营收增长。
更耐人寻味的是Handy对「算法效率论」的反驳:当一项新技术把内存需求降低6倍,超大规模云厂商的典型反应是用同样的预算去处理6倍的Token,而不是削减资本开支。效率提升改变的是AI基础设施的生产力,未必减少投入其中的资金总量。这个判断也解释了为什么算力需求能从HBM一路传导到NAND和HDD——Meta测试在TLC SSD与HDD之间部署低成本QLC SSD并确认性能改善后,SSD在超大规模数据中心加速铺开;AI基础设施对HDD的拉动已造成短缺,QLC SSD开始填补新存储层级甚至顶替缺货的HDD,NAND随之进入短缺状态,铠侠和闪迪(SNDK)从中受益。
散热,则是压在所有路线图上的第一约束——HBM基础底片本身就是发热最严重的区域之一,而热量恰恰从底部产生。这也是为什么三星要把HBM直接垂直堆到XPU上的ZHBM概念被反复讨论:在功耗墙面前,缩短距离就是最直接的节能手段。
💡 600°C晶体管:把硅推向极限的另一条战线
先进制程在往快里卷,还有人往热里卷。
就在终端与数据中心为算力挤破头的同时,另一条战线上的消息同样值得产业界留意:京都大学的研究团队用离子注入工艺,做出了能在600°C(873K)环境下工作的碳化硅晶体管。这项工作的关键在于工程化思路——采用标准离子注入和底栅设计,解决了漏电和电压漂移问题,并且兼容标准晶圆厂工艺。
600°C是什么概念?今天最先进的手机SoC在远低于这个数字的温度下就必须考虑降频保护,而汽车动力域、深井钻探、航空发动机周边的传感器,长期苦于没有能在极端高温下稳定工作的逻辑器件。京都大学这项研究的产业价值,恰恰在「兼容标准晶圆厂」这半句——它意味着高温器件不必依赖专用产线,可以搭现有产能的便车。
把三条新闻放在一起看,图景就完整了:小米在3纳米上把240亿颗晶体管塞进手机,三星在把HBM垂直摞到XPU上,京都大学在把硅基器件推到600°C。方向不同,逻辑同源——AI与电动化把每一寸硅的利用率都逼到了极限,产业只能在三个维度同时突围:算得更快、存得更近、扛得更热。所谓半导体创新,早就不只是「制程再缩一纳米」这一条独木桥了。
小结
玄戒三箭、HBM定制化、600°C晶体管,看似不相干的三件事,其实是同一个命题的三个答案:算力需求已经越过单点技术的承载能力,产业链被迫在垂直整合、定制化和物理极限三条战线上同时下注。对小米而言,第二代SoC过关只是入场券,真正的考验是玄戒O100和玄戒D100明年商用后,能否在端侧AI与智驾的红海里撕开缺口。而对整个行业,存储的产能欠账与散热的物理墙,才是未来两年最硬的那场仗。
本文由本站 AI 辅助聚合生成,原始来源如下: