存储的两场豪赌：zHBM与330亿IPO
三星公布三阶段HBM路线图，终点是取消中介层、将DRAM垂直堆叠在计算芯片上的zHBM；同期长存控股科创板IPO获受理，拟募资330亿元刷新纪录。存储产业正同时经历封装革命与资本军备竞赛，两条路径指向同一个未来：存储与计算深度融合。
存储的两场豪赌：zHBM与330亿IPO
导语
八月最后一个星期，存储圈出了两件看似不相干的大事：[[三星]]在[[Hot Chips]]大会上抛出终点为“zHBM 3D堆叠”的三阶段HBM路线图；[[长江存储控股]]（下称[[长存控股]]）科创板IPO获受理，拟募资330亿元，刷新科创板纪录。
一个赌架构，一个赌资本。核心判断是：存储行业的竞争维度，正从“堆层数、缩节点”转向“封装重构+资本强度”的双重较量。谁先看懂这两件事，谁就看懂了下一个五年的存储格局。
一、三星的野心：把内存从GPU“旁边”搬到“脚下”
先说场景。[[Hot Chips]]历来是处理器大秀肌肉的舞台，今年却被一位做DRAM的人抢了话筒——[[三星]]DRAM设计团队的[[Sangwook Han]]登台，正式披露了HBM演进的三阶段路线图。（信源：三星电子在Hot Chips 2026大会上的公开演讲材料及现场披露）
这个路线图的终点叫zHBM，思路简单粗暴：把DRAM直接垂直堆叠在[[GPU]]、[[TPU]]这类计算芯片之上，彻底取消2.5D中介层（interposer）。不再是“内存放在加速器旁边”，而是“内存踩在加速器头顶”。
要理解为什么这是个狠招，得先拆开今天的HBM。它由两类芯片构成：
- C-die（核心芯片）：装载DRAM存储单元，最多可垂直堆叠16层；
- B-die（基础芯片/Base Die）：垫在整个堆叠底部，负责各类DRAM控制功能，并通过PHY物理接口层与GPU通信。
两类芯片之间靠TSV硅通孔连接——一种穿透芯片的垂直导电通道。
传统方案与zHBM方案结构对比
| 维度 | 传统HBM方案 | zHBM终局方案 |
|---|---|---|
| 布局方式 | HBM堆叠置于GPU一侧，经2.5D中介层互连 | DRAM直接垂直堆叠于xPU计算芯片之上 |
| 中介层 | 需要2.5D interposer | 彻底取消 |
| 芯片构成 | C-die最多16层 + B-die（含PHY），靠TSV连接 | 堆叠结构直接整合进计算芯片封装体 |
| 核心指标变化 | ——（相对标准HBM4E基准） | 功耗降低70%，DRAM带宽提升230%，每个DRAM模组节省100W功耗，为GPU释放8.3%额外功率空间 |
（注：以上性能数据均为三星在Hot Chips演讲中的宣称值，非第三方实测结果。）
这里面的产业逻辑很清楚：功耗和面积是AI芯片最稀缺的两样东西。对AIGC集群而言，省下来的每一瓦都能变成算力，腾出来的每一平方毫米硅片都能塞晶体管。三星盯的不是下一代产品，而是再下一代的定价权。
二、带宽狂欢下的三堵墙：三星为何现在掀桌子
讲个反差事实。过去几年HBM一路狂奔，HBM4每个堆叠的带宽已超过3TB/s，HBM4E推进至4TB/s区间，HBM5则要在HBM4基础上把带宽翻倍，容量超过60GB。（信源：JEDEC标准演进方向及三星、SK海力士官方技术披露）
看起来岁月静好，但物理定律已经在门口排队了。持续扩带宽要撞上两堵硬墙：
1. TSV数量与间距的物理极限——想传更多数据，要么多打孔，要么孔距更近，前者吃面积，后者逼近工艺容错红线；
2. Base Die内PHY接口的I/O数量与速度上限——内存做得再宽，出口就那么几个车道。
第三堵墙更微妙也更有意思：B-die与计算芯片（xPU SoC）之间的制程代差正在逐代收窄。
这句话翻译成人话就是：以前Base Die是个“只要能用就行”的低端逻辑产品，跟GPU主力工艺隔着两三代。但现在Base Die越来越重要，不得不跟上先进工艺。这既是全行业的头疼事，也是[[三星]]的切入口——因为它是少数既有DRAM设计能力、又有先进逻辑产线的玩家。
HBM带宽演进与三星三阶段路线一览（据三星Hot Chips披露整理）
| 阶段 | 性能目标 | 三星路线动作 |
|---|---|---|
| 第一阶段（HBM4） | 单堆叠带宽超3TB/s | Base Die采用D1c存储工艺+4nm逻辑工艺，降低功耗、缩减有效面积 |
| 第二阶段（HBM4E） | 进入4TB/s区间 | 持续缩减有效面积，进一步优化集成度 |
| 第三阶段（HBM5） | 带宽较HBM4翻倍、容量超60GB | 向更高层数与更高密度推进 |
| 终局（zHBM） | 相较标准HBM4E功耗降70%、带宽升230% | 取消2.5D中介层，DRAM直接堆叠于计算芯片之上 |
三阶段路线图的第一步，目标朴素得很：从xPU那里“抢回”硅面积。做法是把D1c存储工艺与4nm逻辑工艺用于HBM4的Base Die，降低功耗、缩减有效面积。这也是DRAM单元与先进逻辑工艺真正意义上的首次深度联姻。
这场“记忆体挤进逻辑俱乐部”的动作之所以难，是因为存储器件对热预算、材料的要求和纯逻辑大相径庭——混合集成需要同时满足DRAM单元的低热工艺窗口与逻辑晶体管的高性能需求，行业此前并无成熟先例。三星敢把两套体系捏在一起，本身就是一次能力宣言。这份宣言意味什么？意味着未来的HBM战场不再只是DRAM良率之争，而是先进封装+异质集成的系统工程之争。
三、长存的答卷：一个季度333亿净利润意味着什么
镜头切回国内。8月21日，《科创板日报》消息，[[长存控股]]科创板IPO审核状态变更为已受理，保荐机构为[[中信证券]]和[[中信建投]]。（信源：上海证券交易所官网IPO审核信息披露、《科创板日报》2025年8月21日报道）
先看募资盘子：拟募资330亿元，其中208亿元用于长江存储量产线技术升级项目，122亿元用于研发相关募投项目。（信源：长存控股科创板招股说明书/募集说明书）这个金额超过了[[长鑫科技]]的295亿元与[[中芯国际]]的200亿元，成为科创板史上拟募资金额最高的项目。
再看经营面。招股书披露的业绩曲线，用一个词形容是陡峭：
| 报告期 | 主营业务收入（亿元） | 其中NAND Flash收入（亿元） | 归母净利润（亿元） |
|---|---|---|---|
| 2023年 | 187.47 | 141.02 | 亏损 |
| 2024年 | 452.03 | 398.80 | 67.71（扭亏） |
| 2025年 | 631.85 | 566.60 | 超142.11 |
| 2026年一季度 | 470.42 | 452.38 | 333.79 |
（数据来源：长江存储控股科创板IPO招股说明书及审计报告，均经[[中信证券]]、[[中信建投]]保荐核查并出具审计意见。）
单个季度333.79亿元的归母净利润，对应470.42亿元的营业收入，粗略一算净利超过七成。这个利润率放在任何制造业都近乎违反直觉，但它恰恰印证了存储业的行业属性：在一个强涨价周期里，成本结构已经摊薄的老玩家会把周期红利吃得干干净净。截至2026年3月末，该公司累计亏损也已大幅收窄至约34亿元。（同上信源：招股说明书财务章节）
再看座次。根据[[TrendForce]]发布的全球NAND Flash品牌厂商季度营收与出货量统计计算，2026年1-3月，长存控股在全球NAND Flash厂商按销售金额和出货量排名均位列全球第三、中国第一。（信源：TrendForce《全球NAND Flash产业季度分析报告》，转引自长存控股招股说明书行业篇）技术上，公司已建成中国大陆最大的3D NAND Flash晶圆生产基地。
市场对这一变化的感受也有迹可循：近两年TrendForce、Omdia等机构在全球NAND产能预测报告中，均已将中国大陆厂商列为影响价格走势的独立变量，多家海外投行研报亦明确提示需跟踪长存的产能节奏作为NAND价格判断的前置指标。
四、301层的底气从哪来：Xtacking改写了游戏规则
好成绩不是天上掉的。复盘时间线会看得更清楚：（信源：长江存储官方发布会通稿、FMS大会获奖公告、招股说明书业务与技术章节）
- 2022年：推出[[Xtacking]]®3.0技术，成为全球首批推出200层以上3D NAND Flash产品的企业，实现国内存储技术首次领先世界先进水平；
- 2024年：迭代Xtacking®4.0技术，获得FMS权威奖项，重塑全球3D NAND技术发展路线；
- 2025年：成为中国大陆为数不多与国际头部厂商达成专利交叉授权的集成电路企业；
- 截至2026年3月末：二期生产线已经满产，过去两年产销量持续提升，三期产能建设正在推进。
注意最后一条专利交叉授权。存储业历史上从来都是“专利池即话语权”的行业，能坐上交叉授权的谈判桌，本质上是被老牌巨头承认为规则共写者，而不只是产能跟随者。
招股书里还有一句话值得划重点：长存控股打造的是“全球领先层数、高存储密度、高I/O速度的NAND Flash系列产品，广泛应用于企业服务器、数据中心、消费电子等领域”（引自长存控股招股说明书）。在场景端，随着NAND技术演进，企业级需求的拉动正在成为主引擎——这一点在Gartner及各存储原厂的季度出货结构报告中均有印证：企业级SSD占比正持续挤压消费级，成为NAND放量第一引擎。
Xtacking驱动的增长飞轮
架构创新 → 层数领先+密度提升 → 企业级市场放量 → 营收/利润陡增 → IPO募资330亿元 → 其中208亿元投向量产线技术升级、122亿元投向研发投入 → 支撑三期产能建设与下一代Xtacking节点 → 反哺架构创新形成闭环。
把这个飞轮看明白，你会发现330亿元募资的性质：这不是一笔“缺钱了找股市要”的钱，而是利用上市融资窗口锁定下一轮技术代差的先手棋。208亿砸量产线升级，对应的是产能竞赛里不能掉队；122亿砸研发，对应的是Xtacking路线继续往前压。
如果回到DRAM和NAND的共同叙事，有趣的事情出现了：三星解决DRAM瓶颈的办法是去掉中介层、让存储拥抱逻辑工艺；长存吃到红利的办法是用三维混合键合式的Xtacking把外围电路和存储阵列分开优化。殊途而同归——摩尔定律放缓之后，存储业的技术答案正在从平面微缩全面转向三维集成。
五、冷静的下半场：行情有多热，下一轮周期就有多冷
必须泼一点冷水。回头看那些真正赢下周期的存储巨头，几乎都经历过低谷期的漫长煎熬。本轮盈利有多漂亮，就要清醒地看到背后有多少是周期贡献、多少是结构性份额。一季报333.79亿元的归母净利润与同期的NAND价格上涨周期高度共振，这不可持续也不必可持续——资本市场给的估值锚，理应是它在下行周期里的生存能力与技术护城河，而不是顶部利润的线性外推。
具体拆开看，风险至少有四层：
其一是周期反转风险。 存储业的历史规律是“超级上行必有超级下行”。2019年与2023年的两轮NAND下行周期中，头部厂商均出现连续多季亏损乃至减产保价。若2027年前后供给侧新产能集中释放叠加AI需求增速回落，当前七成量级的净利率不具备任何外推价值，届时能否守住现金流，才是检验这家公司真正的时刻。
其二是地缘与技术封锁变量。 半导体设备的出口管制对大陆先进存储扩产的影响始终存在不确定性，三期产能建设节奏及下一代节点的关键设备获取能力，是需要持续跟踪的外部变量。
其三是竞争格局风险。 三星、SK海力士、铠侠在企业级NAND领域握有更深的客户绑定和更完整的eSSD产品矩阵，长存在顶级数据中心大客户中的份额爬坡并非线性；一旦头部厂商以价格战反制，周期红利将加速蒸发。
其四是zHBM的工程兑现风险。 对zHBM要保持敬意也要保持距离。三星给出的70%功耗降低、230%带宽提升目前是宣称值，走到量产还隔着一个阶段的工程鸿沟，尤其是取消interposer之后带来的散热、测试与坏块修复难题，将直接考验三星在[[AI服务器]]生态中的议价能力。另一个显性变量是大客户关系：存储最终能否落在旗舰AI平台上，定价策略与供应稳定性仍是决定性因素——这一点即便到了zHBM时代也不会改变。此外，路线图的时间表并不等于客户的导入表，第一阶段即便技术落地，商业化验证仍需至少一个完整平台代际。
小结
半个月内的两份文件——一份Hot Chips的演讲稿，一份330亿元的招股书——画出了同一张地图：存储不再甘当配角。三星要用zHBM让内存骑到计算芯片头上，长存要用资本把Xtacking推向下一段层数战争。三维集成是共同的物理方向，资本强度是共同的入场券。
下一个关键验证点很清晰：一是zHBM路线图各阶段的客户导入进度——尤其关注2027年前后是否出现在旗舰AI加速平台的正式物料清单中；二是长存控股上市后的三期产能爬坡与下一代Xtacking节点落地，以及NAND合约价走势对其盈利质量的二次校验。投资者需要做的，是在周期的顶点保持清醒，在技术的纵深里保持耐心。存储的故事，才刚讲到换幕处。