三星要掀桌，长存要上市：存储芯片的两种跃迁

导语

八月的存储圈，两条新闻几乎同时落地：一边，[[三星]]在Hot Chips大会上甩出三阶段HBM路线图，终点是一个名为zHBM的激进架构——把DRAM直接垂直堆在GPU头顶，连2.5D中介层都不要了；另一边，[[长江存储]]旗下[[长存控股]]的330亿元科创板IPO获受理，刷新科创板纪录，一季度归母净利润333.79亿元。

一个在改写存储与计算的物理边界，一个在改写全球NAND的竞争座次。这篇文章把两条线放在一起看：存储行业，正在同时经历架构跃迁和资本跃迁。

三星的垂直野心：zHBM到底想干什么

故事从Hot Chips的讲台开始。[[三星]]DRAM设计团队的[[Sangwook Han]]站上台，公开了公司HBM演进的三阶段路线图。这个路线图最有杀伤力的部分不是某一代产品，而是终点站——zHBM。

按wccftech 8月23日的报道，三星给出的承诺相当凶悍：相较于标准[[HBM4E]]，zHBM方案宣称可实现70%的功耗降低、230%的DRAM带宽提升，每个DRAM模组节省100W功耗，同时为GPU释放8.3%的额外功率空间。

先解释一下HBM是什么。HBM即高带宽内存，是目前AI训练和推理系统里最关键的存储组件。它由两类芯片构成：

• C-die（核心芯片）：包含DRAM存储单元，可垂直堆叠最多16层；
• B-die（基础芯片/Base Die）：位于堆叠底部，负责DRAM控制功能，并通过PHY（物理接口层）与GPU等计算芯片通信。

两者之间靠TSV（硅通孔）连接——一种穿透芯片的垂直导电通道。

看懂这张图，就明白三星的野心：现在的HBM是"躺"在GPU旁边的，中间还隔着一层中介层；zHBM要做的是让内存直接"站"在计算芯片头顶。距离缩短到极致，功耗和带宽的账就能重新算。

产业逻辑也清楚：AI算力竞赛打到今天，瓶颈早就不是算力本身，而是"喂饱算力"的存储带宽。谁能重新定义内存与计算的位置关系，谁就握住了下一代AI基础设施的话语权。[[三星]]赌的是后者。

两堵墙：HBM继续卷带宽，物理定律不答应

为什么三星非要搞zHBM？因为老路快走到头了。

看一组数据：当前[[HBM4]]每个堆叠的带宽已超过3TB/s，HBM4E进一步推进至4TB/s区间，HBM5则在HBM4基础上将带宽翻倍，容量超过60GB。

但带宽这条曲线的斜率，正被两大硬约束压平：

第一堵墙是TSV数量与间距的物理极限。TSV是穿透硅片的垂直导电通道，芯片面积就这么大，通孔的直径和间距都有物理下限。想塞进更多通孔换更多带宽，密度逼近极限后，良率和成本会先崩掉。

第二堵墙是Base Die内PHY接口的I/O数量与速度上限。B-die负责把DRAM数据搬运到计算芯片，PHY层的I/O数量和速度决定了搬运效率。这条路同样有天花板。

还有第三个变量更有意思：B-die与计算芯片（xPU SoC）之间的制程代差正在逐代收窄。过去B-die用的是成熟工艺，xPU用最先进逻辑工艺，两者隔了好几代；现在这个差距越来越小。

这既是挑战——B-die的成本在涨——也是切入口。据多位接近人士的说法，三星已经把D1c与4nm逻辑工艺应用于[[HBM4]]的Base Die，让DRAM团队第一次真正用上了先进逻辑工艺。

产业判断很直白：HBM的传统演进路径（堆更多层、拉更多I/O）是增量改良，而zHBM是架构革命。当增量改良撞上物理墙，革命就成了唯一选项。三星选择把墙拆了。

三阶段拆解：从“抢面积”到“拆中介层”

三星的路线图分三步走，节奏设计颇见功力。

第一阶段，核心目标是从xPU那里"抢回"硅面积。如前所述，三星已将D1c与4nm逻辑工艺用于HBM4的B-die，主要目的是降低功耗、缩减有效面积。这是DRAM与先进逻辑工艺真正融合的起点——注意，这一步已经在HBM4上落地，不是PPT阶段。

在先进封装领域有个朴素的真理：封装内每一平方毫米都是钱。GPU die旁边围一圈HBM，中介层面积寸土寸金。把B-die做小做省电，等于给整个封装系统减负。这正是"为计算芯片腾地方"的实质。

第二阶段和第三阶段，则沿着这个方向继续推进，直至最终形态zHBM——DRAM直接垂直堆叠在GPU、TPU等计算芯片之上，彻底取消2.5D中介层。

把三星宣称的数字摆成一张表，能更直观感受zHBM的量级：

单模组省100W是什么概念？一台高端AI服务器插上八张加速卡，仅内存一项就能省下大几百瓦。在机房电力成为AI扩张硬约束的今天，这不是性能优化，是产能 unlocks。

当然要泼一点冷水：路线图终点意味着还有很长的路。zHBM涉及DRAM堆叠在逻辑芯片上的散热、应力、良率问题，工程难度远超现有2.5D方案。但从产业史看，凡是被写成路线图终点的技术，往往就是下一代竞争的起跑线——AMD的chiplet、台积电的CoWoS都是这么走过来的。

另一条战线：长存控股330亿IPO，NAND的座次重排

把镜头从Hot Chips讲台拉回上交所科创板。8月21日，[[长江存储]]控股股份有限公司（长存控股）科创板IPO获受理，保荐机构为中信证券和中信建投。

数字先摆出来：拟募资330亿元，其中208亿元用于长江存储量产线技术升级项目，122亿元用于研发相关募投项目。这一金额超过长鑫科技的295亿元与中芯国际的200亿元，是科创板史上拟募资金额最高的项目。

业绩曲线才是真正的故事。招股书显示，2023年至2026年一季度，长存控股主营业务收入分别为187.47亿元、452.03亿元、631.85亿元、470.42亿元（单季），其中NAND Flash产品销售收入分别为141.02亿元、398.80亿元、566.60亿元和452.38亿元。归母净利润方面，2024年扭亏为盈实现67.71亿元，2025年归母净利润超142.11亿元，2026年一季度归母净利润达333.79亿元——一个季度的利润，超过了2025年全年的两倍。

技术面上，长存控股的履历也不含糊：2022年推出[[Xtacking]]3.0，成为全球首批推出200层以上3D NAND产品的企业；2024年迭代Xtacking 4.0，获FMS权威奖项，重塑全球3D NAND技术发展路线；2025年成为中国大陆为数不多与国际头部厂商达成专利交叉授权的集成电路企业。

市场座次上，根据TrendForce数据计算，2026年1-3月长存控股在全球NAND Flash厂商中按销售金额和出货量排名，均位列全球第三、中国第一。截至2026年3月末，公司已建成中国大陆最大的3D NAND Flash晶圆生产基地；二期生产线已经满产，正在推进三期产能建设。截至2026年3月31日，公司累计亏损已大幅收窄至约34亿元。

据接近公司的人士透露，这次330亿募资的核心指向非常明确：技术升级加产能扩张，把领先优势转化为规模优势。330亿砸向量产线升级，等于宣告NAND的技术竞赛进入下一轮堆叠层数的军备竞赛。

合流：存储行业的双跃迁时刻

把三星的zHBM路线图和长存控股的IPO放在一起，能看到存储行业正在发生的两重跃迁。

第一重是架构跃迁。DRAM厂商的身份正在改变。过去NAND和DRAM是"被计算芯片调度的配角"，HBM让存储第一次站上了AI主舞台；而zHBM更进一步——DRAM直接堆在计算芯片上，取消中介层，存储厂商从配角变成了系统架构的定义者。当B-die用上4nm逻辑工艺，DRAM厂商实际上已经在做逻辑芯片设计。这是存储与计算边界的历史性模糊。

第二重是资本跃迁。长存控股330亿刷新纪录的IPO，意味着中国存储产业完成了从"国家输血"到"市场造血"的转身。三年时间从亏损187亿营收起步到单季净利333亿，证明NAND这个周期性极强的行业，一旦技术追平（200层以上3D NAND全球首发梯队）、市场打开（企业级、数据中心需求爆发），盈利弹性极其恐怖。而专利交叉授权的达成，则说明这家公司拿到了参与全球规则制定的入场券。

两重跃迁还有一个交汇点：地缘。存储是地缘敏感度最高的芯片品类之一。三星押注zHBM，是在AI存储的下一场竞赛里抢先卡位；长存控股冲刺科创板，是在NAND的存量竞赛里巩固第三极。DRAM与NAND两条战线、两个巨头体系，未来三到五年会同时进入高强度投入期——三星赌架构，长存赌规模与工艺迭代，双方背后都是数百亿级的资本开支。

据业内流传的一种判断：存储行业正在从"周期驱动的商品生意"，切换为"架构驱动的技术生意"。谁能在架构上定义下一代标准，谁就能把周期波动的影响降到最低。三星的zHBM和长存的Xtacking路线，本质上都是在回答同一个问题。

小结

一条路线图，一份招股书，构成了2026年夏天存储行业的双面叙事。三星的zHBM把DRAM垂直堆上计算芯片，试图拆掉2.5D中介层这堵墙，重新定义AI系统的内存-计算关系；长存控股携330亿募资冲刺科创板，用三年扭亏、全球第三的座次宣告中国NAND完成资本化成人礼。存储芯片不再是半导体产业链里的"配角资产"，而是AI时代架构话语权和地缘筹码的核心载体。接下来值得盯住的信号：zHBM路线图的阶段二何时落地，以及长存三期产能的爬坡进度——这两件事，将决定下一个五年的存储格局。