算力战争换了战场，拼的不只是芯片

算力战争换了战场，拼的不只是芯片

过去一年，半导体行业最有意思的变化，不是哪颗芯片又快了多少，而是三件看似不相关的事同时发生：做了八年DSP的Credo开始把光子集成芯片装进自家光模块；华为轮值董事长徐直军在9月的全联接大会上摊开底牌，宣布用Peerium计算架构和灵衢总线把百万颗处理器拧成一台计算机；OpenAI则与Synopsys官宣合作，开发能直接操作EDA工具的专用芯片设计模型GPT-Synopsys。

一个做互联的公司往光里走，一个受制程约束的公司往系统里走，一个不懂芯片的AI公司往设计工具里走——方向各异，落点却是同一个：当单颗GPU的性能增速追不上AI需求时，算力竞争的主战场，正在从“造一颗更快的芯片”转向“把更多芯片变成一个更大的系统”。

这篇文章，我们就把这三条线索拆开看。

📶 Credo的八年：DSP公司为什么往“光”里走？

最懂电信号的公司，开始认真研究光子。

先看Credo这条线。9月的新品发布会上，Credo中国销售副总裁杨学贤分享了他对过去一年行业变化最深的体感：单颗GPU的性能增速已经追不上AI需求，越来越大的算力缺口，只能靠连接更多GPU来填。

这句话的分量在于，它来自一家以DSP（数字信号处理器）起家的公司。DSP是什么？说人话，就是高速信号在铜线、PCB板和光模块之间“跑得稳不稳、跑得快不快”的裁判员。数据中心里每一笔数据的搬运，背后都有DSP在修正信号的失真与抖动。Credo在这门手艺上深耕了八年。

而这场“往光里走”的迁徙，路径相当清晰：

• 2024年10月，Credo首次推出ZeroFlap光模块产品线，主打“零误码闪断”；
• 一年内，产品带宽从800G推到1.6T；
• 最新一代全DSP模块中，Credo首次集齐三件套：200G/lane的Cardinal DSP、收购DustPhotonics后拿下的Kfir200硅光PIC（硅光子集成芯片），以及PILOT诊断分析平台。

注意一个细节：Kfir200不是Credo自己从零做的，而是买来的。这意味着Credo意识到，光模块内部的 PIC 环节，靠外采已经撑不起它的系统野心了。用钱换时间，直接把硅光能力收进版图。

产业逻辑是什么？当行业关注点从“一颗GPU有多快”转向“如何把更多GPU连成一个更大的计算系统”时，光模块不再是铜互联的补充件，而是算力集群的主动脉。在主动脉上，谁掌控的环节越多，谁的议价权和故障责任边界就越清晰。Credo把DSP、PIC、诊断平台全部攥在手里，本质上是在做光模块的端到端整合——这也是它“系统级互联”思路最生动的注脚。

据多位接近Credo的人士观察，这波整合的目标客户非常明确：那些正在为万卡、十万卡集群的稳定性头疼的超大规模云厂商。对他们来说，光模块一旦“闪断”，整个训练任务可能前功尽弃，ZeroFlap这个名字本身就是冲着这个痛点起的。

单点器件的黄金时代在退潮，系统级整合的红利期才刚刚开始。

🔗 华为的底牌：把百万颗芯片变成一台计算机

制程受限的解法，藏在总线里。

如果说Credo是在互联器件层面做加法，华为做的则是一场更底层的手术。

先摆事实。徐直军在全联接大会期间与海思首席科学家廖恒披露了两张底牌：Peerium计算架构与灵衢总线（UnifiedBus，简称UB）。他们同时透露，在可统计的数据中，昇腾在中国市场的占有率已经超越英伟达——当然，徐直军也承认，当前的瓶颈是供货。

这里有一个行业普遍的痛点需要说清楚：单颗芯片算力再强，当成千上万颗组合成集群时，由于通信延迟和协议转换，整体算力效率会断崖式下跌。业界的通行做法是打补丁——英伟达构建了柜内的NVLink和柜外的InfiniBand网络，两套体系各管一段。但这种“多协议转换”在跨柜、跨区域时，会带来微秒级的延迟开销。微秒听起来很小，但在万卡集群里，这是被反复放大的税。

灵衢的改动相当激进：它用统一开放协议，“把网络当成了总线来做”。数据包从scale-up网络传输到scale-out网络约需150纳秒，相比协议转换开销节省一个数量级。物理上分布在不同机柜的百万颗芯片，在逻辑上像一台计算机一样工作。

Peerium架构则瞄准了另一个更哲学的问题：它通过嵌套并行与统一内存寻址，试图打破图灵范式的串行限制与冯·诺依曼的主从架构。当大模型参数向10万亿甚至40万亿飙升时，主从式的“CPU指挥GPU”结构已经力不从心，百万级处理器的强扩展性成了新的必答题。

还有一个容易被忽略的工程细节：华为发布了基于NPO（近芯片光传输）的Hi-ONE，选择了内置光源方案，相比CPO方案成本降低接近40%，而且光引擎一旦出问题，不会把整个AI芯片一起报废。徐直军甚至放话，未来两到三年内都很难有其他厂商能做出来。这是一种工程务实与成本之间的折中——不追求最激进的形态，但追求可量产、可运维。

在制程的牌桌上拿不到最好的牌，就在架构的牌桌上重新定义玩法。 这不是精神胜利法——150纳秒和40%的成本差，都是可以量化的硬指标。

💡 CUDA壁垒，正在从地基上松动

硬件追平难，但软件的窗户开了。

国产芯片过去最难迈过的坎，从来不是硬件参数，而是CUDA生态。徐直军说得很直白：虽然华为仍受制于国内制造工艺，但在单芯片设计上没有问题；真正的历史包袱，是十几年积累下来的软件护城河。

但廖恒指出一个新的变量：过去18个月，大模型正变得非常细粒度，新编译器语言的出现，正在逐步取代并拉平昇腾与英伟达的软件差距。这背后的逻辑值得展开——CUDA的壁垒建立在“开发者必须用CUDA写算子”的前提上。而新的编译器层（以及越来越成熟的自动调优工具）正在把这个前提抽掉：当上层模型描述足够细粒度、编译器足够智能时，底层芯片是英伟达还是昇腾，对开发者的感知差异会被大幅压缩。

这种底层编程范式的转移，给国产芯片创造了一个难得的软件破局窗口期。窗口不会永远开着——但至少这一次，追赶者不用再沿着别人画好的路走。

🤖 OpenAI入局：设计芯片的方式本身也在被重写

当算力不够用时，AI公司开始自己下场造“造芯片的AI”。

第三条线索来自大洋彼岸。OpenAI与Synopsys正在合作开发GPT-Synopsys——一个专门面向半导体设计的模型，它将直接操作Synopsys的EDA工具链。

这件事的想象空间不在于“AI帮工程师画版图”这种辅助叙事，而在于设计流程本身可能被重写：

把这条线索和前两条放在一起看，会发现一个更深层的共振：华为在做架构层的系统重构，Credo在做互联层的端到端整合，OpenAI与Synopsys在做设计层的范式转移。三条线的共同指向是——芯片产业的竞争维度，正在从“工艺制程”这个单一坐标，扩展为“架构×互联×设计效率”的多维矩阵。

据业内人士私下流传的说法，多家头部设计公司已经开始内部评估AI驱动的设计流程，理由很朴素：先进制程的流片成本高企，任何能把设计周期压缩20%的手段，都值得押注。GPT-Synopsys这类工具如果跑通，相当于把EDA这门“经验密集型手艺”部分转化为“数据密集型工程”——这对设计资源相对薄弱的后发团队，同样是变相的窗口期。

⚠️ 三条线索拼出的产业判断

单芯片叙事退场，系统叙事登台。

把三条线索归拢，可以提炼出四个判断：

1. 互联即算力。 杨学贤那句“算力缺口靠连接更多GPU来填”，和徐直军的“百万颗芯片一台计算机”，是同一句话的两种说法。未来光模块、总线、光引擎的价值量占比会持续上升，Credo这类互联公司卡到了好位置。

2. 系统级创新是制程受限下的理性选择，而不是退而求其次。 150纳秒的统一协议传输、40%的成本降低，这些是可验证的工程收益。地缘约束没有消失，但产业给出的答案是把竞争拖入自己占优的维度——这比单纯的制程追赶更冷静，也更可持续。

3. 软件壁垒的松动比硬件追赶来得更快。 编译器层的范式转移意味着，CUDA的护城河正在被“水淹”，而不是被“强攻”。窗口期的长短取决于新编程范式普及的速度，而这个速度，恰恰被AI加速。

4. AI开始反哺芯片产业自身。 当GPT-Synopsys直接操作EDA工具，芯片设计的产能瓶颈（有经验的工程师数量）将被部分解开。算力的飞轮，正在转回设计算力的那一环。

小结

从Credo把光子芯片收进模块，到华为把百万颗芯片拧成一台计算机，再到OpenAI教AI自己设计芯片——2025年的半导体产业，正在完成一次坐标系的切换：竞争的标尺从“单颗芯片有多快”，变成“一个系统能吃下多大的模型”。制程仍然是地基，但决定胜负的，越来越是架构、互联与设计效率的组合拳。接下来值得盯紧的两个信号：一是1.6T之后光互联的军备竞赛走向，二是国产芯片能否真正抓住这个软件窗口期。牌桌还在，只是出牌的规则，已经变了。