缺口缩至34%：中国先进制程的十年账本怎么算

一个投行的判断，正在被产业链用真金白银验证。

高盛发布第四期全球半导体研究《中国半导体国产化进程持续推进》，给出三组硬数字：2035年中国7nm及以下逻辑芯片供需差距缩小至34%；长鑫科技（688825.SH）2028年可满足中国50%的DRAM需求；2030年中国AI芯片总潜在市场达4.6万亿元，训练与推理三七开。

与此同时，大洋彼岸的两家公司——英特尔拿出256核心的Diamond Rapids，SK海力士押注混合键合的HBM5。三条线索拼在一起，是一张完整的AI算力供需地图：需求端在爆炸，供给端在补课，而战场正从光刻机下的纳米，转移到封装腔体内的微米。

📈 高盛的新算盘，AI把需求曲线掰弯了

先讲一个场景。2026年2月，海南海口，某芯片制造企业的无尘车间里，工程师们穿着无尘服在生产线上巡检——这是财新图片库里的一个普通画面，但它背后是一个不普通的时间窗口：AI需求放量，国产化提速，两条曲线第一次出现了明显的共振。

高盛这次的测算，核心是三组数字。第一，到2030年，中国AI芯片总潜在市场（TAM）将达4.6万亿元，其中训练需求占三成、推理需求占七成。第二，2025年至2035年，中国7纳米及以下制程晶圆需求将以17%的年复合增长率增长，到2035年达到每月61.9万片。第三，同期AI服务器需求将以42%的年复合增长率狂奔，驱动因素正是生成式AI训练和推理工作负载的激增。

这三组数字放在一起，产业逻辑就清晰了：42%的AI服务器增速，是17%晶圆需求增速的近2.5倍——中间的差值，一部分靠效率提升消化，一部分靠既有产能爬坡，剩下的就是国产化必须填的坑。而推理占七成这个结构尤其关键：训练是巨头的游戏，推理却是千行百业的日常，它意味着需求会从少数云厂商扩散到整个经济体的毛细血管。

用业内人士私下的话说："以前是先有产能再找客户，现在是客户拿着需求表在产线门口排队。"这句玩笑背后，是需求侧第一次跑在了供给侧前面。

⚠️ 34%的缺口，既是成绩单，也是军令状

高盛判断，到2035年，中国7nm及以下逻辑芯片的供需差距将缩小至34%。

这句话值得拆开读。"缩小至"三个字说明，今天的缺口远不止这个数——它是一个不断收窄的动态过程，而非静态达标。而34%这个终点值本身也别有意味：它意味着即便十年之后，仍有约三分之一的先进制程需求无法由本土供给满足，需要通过进口、代工或者其他方式解决。这不是一个乐观主义者的报告，而是一个现实主义者的账本。

要填这34%的缺口，难度是结构性的。7nm及以下制程的瓶颈不在设计，而在设备与工艺积累——这是行业共识。每月61.9万片的先进制程需求，对应的是需要持续投入的产线建设、良率爬坡和设备维护，任何一环都不可能靠单点突破解决。

据多位接近设备采购环节的人士透露，近两年先进节点的设备交付与安装排期明显收紧，产线建设节奏成为各家的核心机密。这种紧张感，恰恰说明追赶已经从"规划图"阶段进入了"施工图"阶段——规划可以漂亮，施工必须一片晶圆一片晶圆地磨。

高盛报告的标题用词是"持续推进"，四个字，克制而准确。34%是十年后的成绩单，而今天的每一张光罩、每一次流片，都是通向那张成绩单的中间过程。

🔋 长鑫的50%，DRAM攻防战的第二战场

如果说先进逻辑制程是明面上的主战场，存储就是底下暗流涌动的第二战场。高盛给出的判断相当具体：长鑫科技到2028年，将能够满足50%的中国DRAM需求。

注意这个数字的分量。DRAM是标准品，比拼的是产能规模、成本曲线和产品代际。一家本土厂商在六年后拿下本土一半市场，意味着它不仅要活下来，还要在产品代际上不落后主流太多——这是完全不同量级的竞争。

而存储战场上更前沿的硝烟，来自韩国。SK海力士最近公开了一个容易被忽略的物理极限：HBM立方体的总厚度被卡在775微米——这恰好是一片300毫米逻辑晶圆的标准厚度。也就是说，无论你把多少层DRAM堆上去，最终封装完成的HBM必须和逻辑芯片一样薄，才能装进标准封装腔体。层数越堆越多，每一层的可用厚度就越来越薄，传统键合工艺正在逼近物理天花板。

SK海力士的对策有两条：一是把MR-MUF工艺延续到英伟达的Rubin平台，守住当下；二是推进混合键合（hybrid bonding）的HBM5，押注下一代。

这一战的产业逻辑在于：AI服务器42%的增速里，HBM是绕不开的配套。逻辑芯片国产化做得再好，如果高带宽存储跟不上，整机的算力天花板照样卡死。长鑫的50%是基础盘，HBM的能力才是加分项。据接近存储产业链的人士观察，HBM相关产能与封装合作，正在成为下游客户评估供应商时的新增权重项——存储的竞争维度，正在从"容量与成本"转向"带宽与封装"。

🧩 Diamond Rapids透露的信号，算力拼的是系统工程

把视线拉回CPU。英特尔最新披露的下一代服务器芯片Diamond Rapids，参数相当凶悍：最高256个P-core，最后一级缓存高达1.28GB，采用下一代18A-P制程，支持AVX 10.2指令集，并改用UCIe-S标准取代EMIB进行互联。

这颗芯片值得逐条读。256个P-core意味着单Socket核心数的持续军备竞赛仍在继续；1.28GB的片上缓存，本质上是用存储换带宽——缓存越大，访存压力越小，这对AI负载尤其关键；而最值得玩味的是互联方案的切换：从自家的EMIB转向开放的UCIe-S标准。

开放互联标准的采用，传递了一个清晰的行业信号：单_die（芯粒）堆叠与Chiplet架构已经是服务器CPU的默认形态，而互联接口的标准化意味着芯片正在走向"乐高化"——不同工艺、不同厂商的die，可以按需拼装。制程线宽不再是唯一的竞争力标尺，封装与互联正在成为新的护城河。

把英特尔和SK海力士的动作放在一起看，结论就浮出来了：无论西方还是东方，AI算力的竞争都已从"单点制程"升级为"系统工程"——逻辑制程、存储带宽、先进封装、互联标准，四张牌缺一不可。这对追赶者其实是个双刃剑：多了一张必须补的课，也多了一条可以迂回的路。制程受限时，封装和系统级优化的权重自然上升，这正是先进封装近年来被提到战略高度的原因。

🌍 十年时间表，与两个关键变量

把所有时间点串起来，是一张清晰的十年路线图：

这张时间表上，有两个变量决定了最终落点。

变量一：设备与材料的可得性。先进制程的每一步扩张都依赖设备交付，地缘环境的不确定性是高盛这份34%缺口预测中最大的噪音项。冷静地看，这个预测本身就建立在"国产化持续推进"的前提假设上——前提变了，结论也要重算。这正是地缘格局与技术路线深度绑定的时代特征：一颗螺丝钉的出口许可，可能改变十年后一个百分点的缺口。

变量二：存储与逻辑的融合速度。SK海力士的775微米极限和混合键合HBM5说明，存储与逻辑正在物理层面越贴越近。未来先进制程的竞争，不再是"晶圆厂一家的比赛"，而是晶圆厂、存储厂、封装厂三方联动的接力赛。谁的三方协同效率更高，谁就能在同一制程水平下榨出更多有效算力——这恰恰给制程代际上稍落后的追赶者，留出了一条系统级优化的缝隙。

据多位业内人士的观察，目前国内头部厂商的组织架构调整方向，也印证了这一趋势：存储、逻辑、封装的边界正在变得模糊，跨团队的联合项目越来越多。

写在最后

34%的缺口、50%的DRAM自给、4.6万亿的市场、775微米的物理极限、256个核心——这些数字来自不同国家、不同公司、不同环节，但拼在一起指向同一个判断：AI把半导体的竞争从一场百米冲刺，变成了一场十年接力。

高盛的账本给出的是概率而非承诺。对中国半导体产业而言，未来十年真正的问题不是"能不能缩小缺口"，而是在逻辑、存储、封装三条战线上，能否保持同样稳定的推进节奏。制程追的是线宽，产业拼的是耐力。下一期报告发布时，值得盯的不只是34%有没有变小，还有时间表上每一个节点有没有兑现。

毕竟，账本上的数字年年会更新，产线里的晶圆片片不能停。