CoWoS产能翻倍，为何还是不够分？
AI芯片尺寸突破光罩极限，2.5D先进封装成为新瓶颈。TrendForce判断CoWoS-L凭成熟度与良率优势将主导到2028年，台积电拟把月产能从13万片翻倍至26万片，但Intel EMIB-T等对手依然能抢到订单。本文拆解封装竞赛的产业逻辑与格局走向。
芯片越做越大，光罩却纹丝不动。当NVIDIA把GB系列机柜级方案越堆越密，真正卡住AI算力脖子的，已经不是3纳米，而是那层被很多人忽视的封装。TrendForce最新研究给出的判断很明确：2.5D封装的战场在扩大，TSMC的CoWoS-L虽然面临Intel EMIB-T的挑战，但凭借技术成熟度和良率优势，将稳坐AI芯片主流封装方案的宝座直到2028年。
与此同时，供应链传出消息：台积电计划在2028年前把CoWoS月产能从约13万片300mm等效晶圆翻倍到26万片。产能翻一倍，为什么对手还能赢走订单？这篇文章拆一杆秤。
📈 光罩极限被打穿，封装成了新的主战场
一句老话在Fab里流传了几十年：芯片尺寸，光罩说了算。
传统上，一颗裸片的面积受限于光刻机的曝光区域，也就是所谓的reticle limit。光罩之外，芯片设计师再大的野心也得收着画。但AI芯片的逻辑正在反转：为了塞进更多HBM、更大面积的GPU运算核，封装尺寸本身成了新的性能赛道。
TrendForce在研究里点得很透：GPU供应商和超大规模云厂商（CSP）还在持续开发更强、更全能的AI芯片，这让更大的封装尺寸成为2.5D封装的关键发展方向。换句话说，竞争已经从“把晶体管做小”，部分转向了“把封装做大”。
这个转变的产业含义不小。晶圆制造端，2nm之后每一步的边际收益在收窄，而先进封装能以相对更低的成本兑现系统级性能。一条新的价值分配链条正在成形：
注意中间那个节点——2.5D先进封装，它一手连着晶圆厂，一手连着HBM，是整条链的物理汇合点。谁掌握了这个汇合点，谁就掌握了AI芯片的出货节奏。
据多位接近供应链的人士观察，过去两年封装环节在客户议价中的话语权明显上升，这在十年前是不可想象的——封装，长期被视为产业链里“苦哈哈”的后段工序。
🔧 CoWoS-L 对 EMIB-T：一场不对称的竞争
金句先行：良率是封装厂的护城河，不是PPT。
目前2.5D封装的主流技术路线，本质上是在解决同一个问题：把大颗计算die和一堆HBM堆叠互连，再整合到一块中介层（interposer）上。当封装尺寸超过光罩极限，中介层本身也得拼接，这就催生了不同流派。
TSMC的答案是CoWoS-L：用局部硅互连桥接多个die，配合RDL重布线层，兼顾集成度与可扩展性。Intel的EMIB-T走的是类似思路的嵌入式多芯片互连桥方案，同样瞄准超大规模封装市场。
但TrendForce的判断是：尽管EMIB-T构成竞争，CoWoS-L在技术成熟度和良率上的优势，将让它在2028年前保持主流地位。这句话的分量要仔细掂——先进封装是典型的良率敏感型生意，中介层拼接、桥接对位、RDL良率，每一环的损失都会乘起来。台积电从CoWoS-S走到CoWoS-L，踩过的坑本身就是资产。
| 维度 | TSMC CoWoS-L | Intel EMIB-T |
|---|---|---|
| 技术定位 | 超大面积2.5D封装 | 嵌入式桥接2.5D封装 |
| 竞争优势 | 技术成熟度、量产良率 | 差异化路线，可承接订单 |
| 主要客群 | NVIDIA、AMD等AI芯片主力 | 意在分流的潜在客户 |
| TrendForce判断 | 主流方案至2028年 | 构成竞争但难撼主导地位 |
值得玩味的是最后一点：TrendForce的标题里写着“rivals will still win orders”——产能翻倍，对手照样有单接。这不是台积电不够强，而是需求大到没有单一供应商能吃下全部。AI芯片客户的采购策略也从“押注单一路线”转向“双源甚至多源备份”，毕竟谁也不想再经历一次2023—2024年那种CoWoS产能排队排到天荒地老的日子。
🏭 翻倍的算术题：13万片到26万片意味着什么
数字不煽情，但数字最诚实。
供应链流传的推算（注意：这并非台积电正式指引，应视为行业预测口径）是：台积电CoWoS月产能将从2026年底的约13万片300mm等效晶圆，提升至2028年的26万片。
月产能约13万片
产能爬坡与良率优化
月产能目标26万片
两年翻一倍，听起来激进，放在AI需求曲线上却未必够用。锚点有三个：
第一，NVIDIA的出货惯性。 TrendForce预计，AI需求持续支撑NVIDIA向GB/VR机柜级整体方案推进，这类方案单机柜集成的芯片数量巨大。其高端GPU出货量预计2026年同比增长约30%。机柜级方案意味着每台系统消耗的封装产能成倍增加——芯片没多卖几颗，封装面积翻了几番。
第二，AMD的第二增长曲线。 AMD将从2026年下半年开始力推MI400/MI450系列。这意味着从2026年下半年起，先进封装的需求端不再是单一巨头的独角戏，而是双引擎拉动。对台积电的产能规划而言，AMD的放量恰好补上了NVIDIA之外的需求纵深。
第三，面积通胀。 CSP自研芯片（如各类定制加速器）普遍采用更大封装以换取HBM容量与互连带宽，单片晶圆能切出的封装数量在下降。换句话说，26万片月产能对应的“颗数”，可能远低于线性直觉。
一位设备端人士的说法很直白：先进封装的瓶颈从来不只是产线面积，还有键合设备交期、RDL材料供应链和熟练工程师的培养周期——这三个变量，没有一个能靠砸钱在两年内速成。
⚠️ 狂飙产能背后的三道坎
金句先行：产能规划表好看，交付曲线难画。
第一道坎是需求的周期性。翻倍产能建立在高需求预期之上。如果2027—2028年AI资本开支增速放缓，或者推理侧芯片架构变化（比如转向更小的封装密度方案），激进扩产的折旧压力会立刻显形。台积电在成熟制程上吃过产能利用率波动的亏，对先进封装未必免疫。
第二道坎是竞争格局的再平衡。Intel EMIB-T的意义不止于抢单，更在于给了云厂商和芯片客户一个谈判筹码。“你有替代供应商”这件事本身，就能压住CoWoS的报价和交期话语权。TrendForce说CoWoS-L主流到2028年，但主流不等于垄断，定价权的边际变化值得跟踪。
第三道坎是地缘与供应链的韧性要求。当前AI芯片的先进封装高度集中于单一地区、单一供应商，客户“多源化”诉求会持续推高对第二供应源（包括Intel、以及各OSAT厂商的同代方案）的导入意愿。这不是技术问题，而是供应链风险管理问题。
给关注这条赛道的读者三个观察指标：一是CoWoS-L在超大封装上的良率爬坡数据；二是AMD MI400/MI450在2026年下半年的实际放量节奏；三是Intel EMIB-T能否拿到头部AI芯片客户的实质订单。三者任何一个超预期，都会改写2028年前先进封装的力量对比。
小结
AI芯片的尺寸竞赛，把先进封装从产业链配角推到了舞台中央。TrendForce的判断、台积电翻倍的产能规划、AMD 2026年下半年的新品节奏，指向同一个结论：2028年之前，CoWoS-L仍是AI算力的物理底座，但“底座”不再独占——需求大到容得下EMIB-T们分食，也逼着客户多源下注。接下来两年，封装良率与设备交期，比任何一个制程节点的发布会都更值得盯。
（本文观点基于TrendForce研究与公开供应链信息推演，产能数字为行业预测口径，非台积电正式指引。）