英伟达造CPU，台积电换光罩，两个信号都指向2028

英伟达把CPU重新造了一遍，台积电把光罩换了个尺寸。

这两条新闻隔着一整个太平洋，看起来毫无关系。但把它们放在一起看，你会发现一件事：AI算力的竞争，已经从『GPU买多少张』的阶段，进入『整台机器怎么重新设计』的阶段。上游是NVIDIA在Hot Chips大会上发布的Vera CPU——一颗专门为Agentic AI设计的服务器处理器；下游是TSMC和ASML宣布的联合计划——推动行业从6英寸光罩转向12英寸大光罩，让High NA EUV真正划算。

一个是芯片该怎么造，一个是造芯片的底座该怎么改。2028年前后，这两条线会拧成一股绳。

🧠 CPU被重新发明，为的是『反复思考』的AI

先说Vera CPU。

Hot Chips上，NVIDIA的Jonathon Evans和Polychronis Xekalakis给出了他们的核心论点：Agentic AI改变了CPU的工作负载。

什么意思？过去的服务器CPU，要么跑Web服务，要么跑数据库，负载相对线性。但Agentic AI不一样——语言模型要反复地观察、推理、行动，一个Agent完成任务可能需要几十上百次的推理循环。每一次循环里，CPU要干的活包括：数据预处理、tokenization、采样、调度、KV cache管理。这些活儿不是GPU干的，但它们直接决定GPU的利用率。

换句话说：GPU再快，如果CPU喂不上数据，GPU就是在空转烧电。

这就是NVIDIA重造CPU的逻辑。Vera不是一颗通用的服务器芯片，它是围绕『让GPU吃饱』这个目标设计的。需要提醒的是，Hot Chips这类会议上的性能数据大多来自预生产或模拟环境，NVIDIA自己在演示材料里也做了标注——具体数字大家听听就好，但架构方向是明确的：CPU不再是配角，而是AI系统的调度中枢。

这也解释了为什么NVIDIA当年收购Arm服务器IP的尝试一波三折后，最终还是选择自研CPU路线。GB200、GB300这类超级芯片里，Grace CPU已经证明了『CPU+GPU深度耦合』的价值。Vera是这条路线的下一站。

产业逻辑很清晰：当AI系统贵到一台几十万美元，任何5%的GPU闲置都是不可接受的成本。而那5%的瓶颈，往往就在CPU身上。

🏭 大光罩：一个被冷落多年的『常识性改进』

再看台积电这边。

TSMC和ASML宣布了一项联合计划：推动行业从6英寸光罩转向12英寸大光罩，用于High NA EUV光刻。

这事听起来技术含量不高——不就是换个更大的玻璃板吗？但懂行的都知道，这是光刻行业憋了很多年的一个『常识性改进』，一直没人敢先动手。

为什么？先讲清楚背景。High NA EUV是ASML的下一代EUV技术，数值孔径从0.33提升到0.55，单次曝光能打更精细的图案。但它有个副作用：曝光场的面积缩小到原来的一半左右。这意味着同样一颗大芯片，用High NA要曝光两次再『拼接』（stitching）起来。拼接处的对准精度、产率损失，都是实实在在的成本。

光刻行业多年来的一个共识是：『High NA本身不难，难的是让晶圆厂愿意为它买单。』

大光罩正是解药。用12英寸光罩替代6英寸，曝光场面积翻倍，拼接约束被移除，晶圆产率和单片芯片成本都能改善。ASML和TSMC的官方说法是：High NA EUV的初期生产仍会用现有的6英寸光罩，但转向12英寸光罩后，晶圆厂产率将进一步提升，芯片制造成本下降，先进芯片的未来世代会更有性价比。

这不是一家的技术升级，而是整个先进制程生态的一次换轨——光罩厂、光阻材料商、检测设备商全都要跟着动。

📅 2030和2033：台积电把时间表摊开了

比联合声明更有信息量的，是TSMC自己披露的时间线：2030年开始在量产中使用High NA EUV，2033年导入6×12英寸光罩和配套的新一代扫描仪。

候选工艺节点也基本清楚了：A10或A11——也就是台积电命名体系里A16之后的世代。台积电目前的路线图是：2nm（N2）2025年底量产，A16在2026年下半年，后续的A10/A11就是High NA的落点。

值得注意的是顺序：先在6英寸光罩上把High NA用起来，再等2033年的12英寸光罩成熟。这说明TSMC对High NA的态度是『不冒进、不缺席』——不做第一个吃螃蟹的（Intel已经把第一台High NA光刻机搬进了俄勒冈工厂），但也绝不当跟随者里的最后一个。

（表内时间节点来自TSMC公开披露的路线图，存在调整可能。）

从技术角度看，光罩从6英寸到12英寸并不是简单放大——光罩基板的平整度控制、写入时间、运输和存储设备、甚至无尘室的尺寸标准都要重做。ASML和TSMC选择『联合倡议』的形式，本质上是在给整个供应链发动员令：别等，现在就开始按12英寸的标准做规划。

🚀 两条线在2028年后相遇

现在把两条线拉到一起。

NVIDIA这边，Vera CPU对应的下一代平台（Rubin之后的世代）预计在2027-2028年进入量产节奏。台积电那边，High NA EUV在2030年前后导入A10/A11。时间上正好咬合。

这里有一个关键问题：High NA EUV到底先用在逻辑芯片还是别的地方？

过去业界的共识是，High NA单价极高（每台数亿美元量级），逻辑芯片中先用它的往往是晶体管密度需求最激进的CPU和AI加速器。而NVIDIA的AI超级芯片恰恰是『一个封装里塞CPU+GPU+HBM』的大面积怪物——芯片越拼越大，对单次曝光场的需求就越迫切。Vera这类为Agentic AI设计的CPU，逻辑复杂度上去了，die面积也小不了。

所以产业图景是这样的：NVIDIA在应用端重新定义了CPU的角色——AI系统的调度中枢；TSMC和ASML在制造端重铸了物理底座——更大的曝光场、更低的成本曲线。应用定义芯片，芯片倒逼工艺，工艺升级又反过来解锁更大的芯片。这个飞轮转起来的时间点，就在2028-2030之间。

“注：大光罩的收益主要体现在三个维度——拼接约束移除、晶圆产率提升、单片制造成本下降。三者的相对权重目前没有公开量化数据，需待12英寸光罩实际导入后由晶圆厂披露。

⚠️ 冷静看：别把路线图当成确定发生的事

最后泼一点冷水。

Hot Chips上的性能数字，NVIDIA自己也标注了部分来自预生产或模拟测试。这类数字的正确打开方式是看架构方向，不是抄具体数值。Vera的真实成绩，要等平台量产后的第三方评测。

台积电这边，2030和2033的时间线也留了缓冲空间。High NA EUV目前的部署节奏本就慢于最初预期——Intel之外的代工厂观望情绪明显，很大一部分原因就是6英寸光罩下曝光场减半带来的经济性问题。大光罩计划能不能如期落地，取决于光罩供应链的投入意愿，这不是ASML和TSMC两家签个倡议书就能解决的。

还有一个变量是替代方案。多重曝光的现有EUV、以及背面供电等非光刻手段的持续挖潜，都可能延缓High NA的导入紧迫性。三星和SK海力士在存储侧对High NA的态度，也会影响ASML的产能分配和成本分摊。

但大方向是清楚的：当AI把芯片越做越大、把系统越做越贵，光刻经济学必须跟着重写。NVIDIA重造CPU，是为了不让GPU空转；TSMC换大光罩，是为了不让光刻机空转。两件事，同一个母题——把AI算力链条上每一个『憋屈的环节』都松开。

结语

Hot Chips上的Vera CPU，和一纸TSMC-ASML联合倡议，是这场AI竞赛在两个完全不同层面的投影：一层在芯片架构，一层在制造物理。

对产业链的启示也不复杂：光罩材料、检测设备、EUV光阻这几个环节，未来五年会迎来一次标准切换的窗口期；而CPU——这个在GPU叙事里被冷落了三年的品类，正在以Agentic AI的名义回到牌桌中央。

2028年，看Rubin之后英伟达的下一代平台用什么工艺；2030年，看台积电的High NA第一炮打在哪条线上。这两个时间点，会给出这场竞赛下一阶段的答案。

而在那之前，我们不妨记住这次跨太平洋『巧合』给出的最大提示：AI竞争的上半场拼的是谁买得起更多GPU，下半场拼的是谁有能力重新定义整台机器——从CPU的角色，到曝光一块芯片的那块玻璃。

参考来源

1. NVIDIA Vera CPU官方页面：

2. Hot Chips大会官网及议程：

3. TSMC逻辑制程技术路线图：

4. TSMC新闻中心（制程节点量产时间表官方披露）：

5. ASML High NA EUV技术介绍：

说明：文中Hot Chips演讲细节与2030/2033时间表为行业公开报道汇总，具体数据请以上述官方信源及厂商后续正式披露为准。