三星押注3D堆叠,长存330亿冲刺:存储变天
三星在Hot Chips披露zHBM路线图,要把DRAM直接堆上计算芯片;长江存储控股同月获科创板受理,拟募资330亿元刷新纪录。AI算力饥渴与中国存储崛起,正在同时改写存储产业的技术路线与竞争版图。
导语
同一个月,存储行业发生了两件看似不相关、实则指向同一件事的大事:[[三星]]在[[Hot Chips]]大会上端出了名为[[zHBM]]的三阶段路线图,扬言把DRAM直接垂直堆在GPU上;[[长江存储]]控股公司([[长存控股]])科创板IPO获受理,拟募资330亿元,刷新科创板纪录。
一个在改写存储芯片的物理形态,一个在改写存储产业的权力版图。AI把存储推上了前所未有的战略位置,而牌桌两端的玩家,都在押注一个判断:谁定义下一代存储架构,谁就定义下一代算力。
Hot Chips上的三星演讲:HBM的墙,撞在哪了
故事要从2026年8月的[[Hot Chips]]技术大会说起。[[三星]]DRAM设计团队的[[Sangwook Han]]登台演讲,没有发布新品,而是直接摊开了一张未来数年的路线图,终点站叫[[zHBM]]:把DRAM直接垂直堆叠在GPU、TPU等计算芯片之上,彻底取消2.5D中介层(interposer)。
要理解这个动作有多激进,得先看看HBM是怎么造出来的。目前的[[HBM]]由两类芯片构成:
- C-die(核心芯片):包含DRAM存储单元,可垂直堆叠最多16层;
- B-die(基础芯片/Base Die):位于堆叠底部,负责DRAM控制功能,并通过PHY(物理接口层)与GPU通信。
两层之间靠TSV(硅通孔)连接,一种穿透芯片的垂直导电通道。带宽则从[[HBM4]]的每堆叠超过3TB/s,推进到[[HBM4E]]的4TB/s区间,[[HBM5]]在HBM4基础上带宽翻倍、容量超过60GB。
但这条带宽爬升曲线正撞上两堵物理硬墙:TSV数量与间距的极限,以及Base Die内PHY接口I/O数量与速度的上限。换句话说,再往传统HBM结构里塞带宽,物理规律开始收过路费了。
产业逻辑在这里很清晰:AI加速器的内存墙问题,已经从“封装怎么排布”演变为“架构要不要重写”。三星选择在Hot Chips公开路线图,本质上是在向英伟达、向SK海力士、向整个生态喊话,下一代的互联标准,我们想参与定义。
zHBM三阶段:从“抢硅面积”到3D架构革命
三星的路线图分三步走,逻辑环环相扣。
第一阶段的核心,是从xPU那里“抢回”硅面积。三星已将D1c与4nm逻辑工艺应用于[[HBM4]]的Base Die,主要目的是降功耗、缩面积。注意,这是DRAM与先进逻辑工艺真正融合的起点,过去B-die用的是相对成熟的工艺,如今直接上4nm,说明三星认为B-die的价值密度已经逼近逻辑芯片。
第二、三阶段则步步进逼:逐步强化B-die的计算与互联能力,最终抵达zHBM——DRAM不再隔着中介层与GPU“通话”,而是直接垂直长在计算芯片上面,形成真正的3D架构。
三星给出的量化承诺相当凶猛。据wccftech 2026年8月23日报道(信源为三星Hot Chips演讲材料转引),相较于标准[[HBM4E]],zHBM方案宣称可实现:
| 指标 | zHBM vs 标准HBM4E |
|---|---|
| 功耗 | 降低70% |
| DRAM带宽 | 提升230% |
| 每DRAM模组功耗节省 | 100W |
| 为GPU释放功率空间 | 8.3% |
“注:上表数字均为三星公布的路线图目标值,非量产实测数据。
这组数字该怎么读?70%的功耗降低意味着同等散热预算下可以塞进更多计算;每个模组省下100W,在一台装几十颗HBM的AI服务器上就是千瓦级的电费与液冷账单;而8.3%的额外功率空间,对被功耗墙困住的GPU设计者来说,等于白送的性能余量。
不过要泼一盆冷水:把DRAM堆在计算芯片上,散热、良率、测试维修都是地狱级难题,堆叠结构里坏一颗DRAM,整颗3D芯片可能报废。三星宣称的数字是路线图目标,不是量产实测。业内真正的看点在于那句话:B-die与计算芯片之间的制程代差正在逐代收窄,这既是挑战,也为三星提供了切入口。代差消失之日,就是存储与逻辑边界模糊之时。
长存控股IPO:330亿背后的盈利大爆发
镜头转向另一端。2026年8月21日,[[长江存储]]控股股份有限公司科创板IPO获受理,保荐机构为[[中信证券]]和[[中信建投]],拟募资330亿元,其中208亿元用于长江存储量产线技术升级项目,122亿元用于研发相关募投项目。
这个数字的分量要看对比:长存控股的拟募资金额,超过了[[长鑫科技]]的295亿元与[[中芯国际]]的200亿元,是科创板史上拟募资最高的项目。(口径说明:均为各公司科创板招股书申报稿的拟募资额;中芯国际2020年申报时拟募资200亿元,实际募集532.63亿元,此处比较的是申报口径。)
更值得看的是财报曲线。招股书显示,2023年至2026年一季度,长存控股主营业务收入分别为187.47亿元、452.03亿元、631.85亿元、470.42亿元,2025年主营收入约为2023年的3.4倍(推算口径:631.85÷187.47−1≈237%)。盈利端更陡峭:2024年扭亏并实现盈利67.71亿元,2025年归母净利润142.11亿元,2026年一季度单季归母净利润高达333.79亿元。截至2026年3月31日,公司累计未弥补亏损已大幅收窄至约34亿元,按招股书披露的2026年一季度归母净利润333.79亿元推算,该余额不足其单季利润的十分之一,历史包袱有望在单个季度内出清(推算判断,未考虑利润分配、税费结构及一次性损益等因素)。
| 报告期 | 主营业务收入(亿元) | NAND Flash销售收入(亿元) | 归母净利润(亿元) |
|---|---|---|---|
| 2023年 | 187.47 | 141.02 | 亏损 |
| 2024年 | 452.03 | 398.80 | 67.71 |
| 2025年 | 631.85 | 566.60 | 142.11 |
| 2026年一季度 | 470.42 | 452.38 | 333.79 |
“注:财务数据信源为长存控股科创板招股说明书(申报稿),报告期为2023年度、2024年度、2025年度及2026年1-3月,归母净利润为合并报表口径。另需提示:2026年Q1单季归母净利率约71%(推算口径:333.79÷470.42),显著高于历史水平,大概率包含NAND涨价周期下的存货减值转回等一次性或周期性因素,宜视为周期高点读数,而非稳态盈利能力。
技术面上,长存控股的履历同样不弱:2022年推出[[Xtacking®3.0]]技术,成为全球首批推出200层以上3D NAND产品的企业,实现国内存储技术首次领先世界先进水平;2024年迭代[[Xtacking®4.0]],获得FMS权威奖项;2025年成为中国大陆为数不多与国际头部厂商达成专利交叉授权的集成电路企业。截至2026年3月末,公司已建成中国大陆最大的3D NAND Flash晶圆生产基地。
根据