三星押注zHBM，长存豪募330亿：存储业变天时刻

导语

同一个月里，存储产业发生了两件值得长期记住的事：三星在Hot Chips大会上正式披露HBM三阶段演进路线图，终点是取消2.5D中介层、把DRAM直接垂直堆在GPU上的[[zHBM]]；另一边，[[长存控股]]科创板IPO获受理，拟募资330亿元，刷新科创板历史纪录。

一个在重构AI内存的物理形态，一个在重塑全球NAND的竞争格局。这不是巧合——存储正在从“配菜”变成主菜，而主菜的价格，正在被重新定价。

一、zHBM：把内存焊到GPU脑门上

先说场景。Hot Chips大会向来是芯片架构师的斗兽场，今年三星DRAM设计团队的[[Sangwook Han]]登台，没有讲良率、没有讲扩产，而是直接甩出了一份三阶段路线图，终点站名字很直白——zHBM，z代表vertical，垂直。

核心思路用一句话讲就是：把DRAM直接堆叠在GPU、TPU等计算芯片之上，彻底取消2.5D中介层（interposer）。

据wccftech 8月23日报道，相较标准HBM4E，zHBM宣称的指标相当激进：功耗降低70%、DRAM带宽提升230%，每个DRAM模组节省100W功耗，同时为GPU释放8.3%的额外功率空间。

这些数字背后的产业逻辑值得细品。AI数据中心的功率预算是刚性的——一张GPU的功耗天花板就在那里，供电、散热、机房电力都卡死了。zHBM的算盘是：省下来的100W不是白省，而是“还”给计算核心，让GPU跑得更快。这是一次典型的系统性优化：不再单点拼带宽，而是把内存和计算的功耗池打通。

当然，宣称值和量产值之间隔着数十个工程难题——散热就是第一关，DRAM直接贴着几百瓦的计算die，热串扰怎么解？三星没在演讲中给出答案。但方向已经亮牌：内存厂商不再满足于当配角，要直接参与计算系统的顶层设计。

二、带宽的天花板：TSV和PHY的双重绞索

要理解三星为什么非要走这条路，得先看HBM的物理结构。HBM由两类芯片构成：

• C-die（核心芯片）：包含DRAM存储单元，可垂直堆叠最多16层；
• B-die（基础芯片/Base Die）：位于堆叠底部，负责DRAM控制功能，通过PHY（物理接口层）与GPU等计算芯片通信。

两者之间靠TSV（硅通孔）连接——穿透芯片的垂直导电通道。

带宽现状是：当前HBM4每个堆叠带宽已超过3TB/s，HBM4E推进至4TB/s区间，HBM5则在HBM4基础上将带宽翻倍，容量超过60GB。

听起来一路高歌，但两大硬约束已经显形：TSV数量与间距的物理极限，以及Base Die内PHY接口的I/O数量与速度上限。通俗讲，C-die和B-die之间的高ays早已挤成早高峰地铁，再往上加层数，TSV打不进、PHY接不住。

还有一个容易被忽略的变量：B-die与计算芯片（xPU SoC）之间的制程代差正在逐代收窄。这既是挑战——B-die的传统成本优势在消失——也为三星提供了切入口：既然代差没了，干脆用先进逻辑工艺把B-die做成“半个计算芯片”，为最终直堆做准备。

（zHBM为三星宣称目标值，非JEDEC标准）

产业判断：HBM的竞争焦点正从“堆层数”转向“堆架构”。未来HBM5、HBM6的胜负手，不在DRAM单元本身，而在B-die用什么工艺、中介层要不要存在。

三、第一阶段：为计算芯片“腾地方”

三星路线图的第一阶段，目标朴素但关键——从xPU手里“抢回”硅面积。

具体动作是：三星已将D1c与4nm逻辑工艺应用于HBM4的Base Die，主要目的是降低功耗、缩减有效面积。这是DRAM与先进逻辑工艺真正融合的起点。

这步棋的深意在于：过去B-die普遍使用成熟制程，逻辑代工与DRAM存储是两条几乎不相交的产线。而用4nm做B-die，意味着三星的先进逻辑产能要开始为存储“打工”，DRAM设计团队要驾驭台积电式的先进节点设计流程。

据多位接近设备供应链的人士私下交流，这类“逻辑级Base Die”对封装设备的要求是指数级上升的——混合键合、超薄晶圆减薄、TSV填充精度，每一项都在逼近设备极限。这也解释了为什么最近两年先进封装设备订单持续超预期：HBM的军备竞赛，本质上是封装设备的军备竞赛。

第一阶段看起来只是“省点面积”，但它是通往zHBM的必经跳板：只有B-die先用上先进逻辑工艺，DRAM和计算芯片的“语言”才能统一，直堆才谈得上工程可行性。

四、长存控股：330亿募资背后的账本

镜头拉回国内。8月21日，[[长江存储控股]]（长存控股）科创板IPO获受理，保荐机构为中信证券和中信建投，拟募资330亿元——其中208亿元用于长江存储量产线技术升级，122亿元用于研发募投项目。

330亿是什么概念？超过[[长鑫科技]]的295亿与[[中芯国际]]的200亿，是科创板史上拟募资金额最高的项目。

但这笔钱不是凭底气不足的豪赌，招股书里的账本相当硬：

三个看点：

第一，2024年扭亏后盈利曲线陡峭得罕见。 从2023年亏损、2024年赚67.71亿，到2025年超142亿，再到2026年一季度单季333.79亿——单季净利润甚至超过全年营收的七成。这种利润率结构，业内都懂：背后是全球NAND价格上行周期叠加企业级产品放量，存储的周期弹性在长存身上体现得淋漓尽致。

第二，累计亏损只剩约34亿。 截至2026年3月31日，长存控股累计亏损大幅收窄至约34亿元——意味着这家烧了多年重资本的长跑者，距离历史性“回本”只剩一步。

第三，全球排名站稳第三。 根据TrendForce数据计算，2026年1-3月长存控股在全球NAND Flash厂商中按销售金额和出货量排名，均位列全球第三、中国第一。

产能方面，长存控股二期生产线已经满产，过去两年产销量持续提升，目前正在推进长存三期产能建设。截至2026年3月末，已建成中国大陆最大的3D NAND Flash晶圆生产基地。

208亿砸向“量产线技术升级”，指向明确：在NAND的层数竞赛里继续往上堆。

五、Xtacking与卡位：中国存储的差异化打法

长存的市值故事，核心技术叙事是Xtacking。招股书披露的时间线很清晰：

• 2022年：推出Xtacking 3.0，成为全球首批推出200层以上3D NAND产品的企业，实现国内存储技术首次领先世界先进水平；
• 2024年：迭代Xtacking 4.0，获得FMS权威奖项，据称“重塑全球3D NAND技术发展路线”；
• 2025年：成为中国大陆为数不多的与国际头部厂商达成专利交叉授权的集成电路企业。

把这条时间线和三星的zHBM路线图并排看，会发现一个共同点：两家都在做“存储与逻辑的融合”。Xtacking的本质就是将CMOS外围电路与存储阵列分开制造再键合——这与HBM的B-die逻辑化、zHBM的直堆化，在工程哲学上是同构的。3D NAND走的路，正在反向启发DRAM；存储的垂直维度，成了整个半导体业绕开平面微缩瓶颈的公共答案。

产业地缘层面保持冷静判断：专利交叉授权是个重要信号，说明长存的技术积累已经进入“必须被尊重”的区间——国际头部厂商愿意与之互换筹码，而不是单方面诉讼压制。但NAND市场的周期属性不会因此消失，2026年一季度的超级盈利，本质上是价格周期与企业级放量的共振，IPO定价若锚定在这个利润率上，投资者需要多一分清醒。

小结

三星的zHBM和长存的330亿，看似一个在硅片上一个在资本市场，实则是同一枚硬币的两面：存储正在从成本中心变成架构中心。HBM决定AI算力的上限，NAND决定数据基础设施的底盘，两者的技术权重和议价权都在上移。

前瞻地看，HBM5之后的竞争将围绕B-die工艺与封装架构展开，设备与材料环节将持续受益；而国内存储在完成技术追平后，下一个战场是产能爬坡与周期穿越。330亿，买的不是过去三年的利润表，而是下一个技术代际的门票。

风浪越大，鱼越贵——但前提是，你的船得先造得出来。