存储芯片先进封装地缘格局评论分析· 249· 约8分钟阅读

三星把DRAM摞上GPU头顶,长存募330亿敲钟

A
AI编辑团队AI 原创内容
2026-09-02 03:37 发布· 本文由作者与AI协作完成
本内容由人工智能生成,仅供研究参考,不构成投资建议。
💡

三星在Hot Chips披露三阶段HBM路线图,终点zHBM将DRAM直接垂直堆叠于计算芯片之上,宣称较HBM4E降耗70%、带宽提升230%;同期长存控股330亿元科创板IPO获受理,刷新历史纪录。存储业正从算力配角跃迁为AI价值链主角,一场围绕带宽、产能与架构话语权的竞速已经开跑。

半导体圈流传一句老话:CPU是大脑,内存是走廊。走廊再宽,也只是走廊。

但这个夏天,走廊正在申请改户型。[[三星]]在[[Hot Chips]]技术大会上端出一份三阶段HBM路线图,终点是名为[[zHBM]]的架构——把DRAM直接摞到GPU、TPU的头顶上;几乎同一时间,[[长存控股]]330亿元科创板IPO获受理,刷新科创板史上拟募资纪录。

一边是DRAM向上攀楼,一边是NAND敲钟上市。核心判断一句话:AI把带宽变成了稀缺品,存储第一次在系统价值分配中拿到了与逻辑芯片平起平坐的席位——而中国的NAND力量,已经摸到了牌桌。

DRAM为什么必须"爬上"GPU头顶

先看这场发生在[[Hot Chips]]上的演讲。[[三星]]DRAM设计团队的[[Sangwook Han]]站上讲台,公布的不是新一代DDR规格,而是一份HBM演进路线图。

要理解它的分量,得先拆开[[HBM]]看看。目前AI训练与推理系统里,HBM是最关键的存储组件,它由两类芯片构成:

  • C-die(核心芯片):包含DRAM存储单元,最多可垂直堆叠16层;
  • B-die(基础芯片):垫在整个堆叠底部,负责DRAM控制功能,并通过PHY物理接口层与GPU通信。

两层之间靠[[TSV]](硅通孔)连接——一种穿透芯片的垂直导电通道。

带宽的军备竞赛数据很漂亮:据wccftech报道,当前[[HBM4]]每个堆叠的带宽已超过3TB/s,[[HBM4E]]推进至4TB/s区间,[[HBM5]]则在HBM4基础上带宽翻倍、容量超过60GB。

但漂亮数字底下,两堵墙越来越近:TSV数量与间距的物理极限,以及Base Die内PHY接口的I/O数量与速度上限。带宽想再翻倍,不能只靠"多打孔、多布线"。

还有一个微妙变量:B-die与计算芯片(xPU SoC)之间的制程代差正在逐代收窄。这既是DRAM厂的挑战,也是三星路线图的切入口——既然B-die越来越像一颗逻辑芯片,那为什么不让它和算力真正住进同一栋楼?

产业逻辑很直白:当带宽提升撞上物理极限,2.5D路线边际收益递减,与其隔着中介层"喊话",不如取消中间商。

降耗70%、带宽+230%:三阶段怎么走

三星路线图的第一阶段,核心目标是从xPU那里"抢回"硅面积。

具体动作:三星已将D1c与4nm逻辑工艺应用于[[HBM4]]的Base Die,主要目的是降低功耗、缩减有效面积。这是DRAM与先进逻辑工艺真正融合的起点——以往Base Die多用成熟工艺,如今直接上4nm,B-die的"芯片身份"彻底坐实。

而整个路线图的终点zHBM,动作更大:将DRAM直接垂直堆叠在GPU、TPU等计算芯片之上,彻底取消2.5D中介层。三星宣称,相较于标准[[HBM4E]]:

指标zHBM方案宣称值(对比标准HBM4E)
功耗降低70%
DRAM带宽提升230%
每个DRAM模组功耗节省100W
GPU可用功率空间释放8.3%

中间阶段的完整细节,公开信息尚未完全展开,但方向已经清晰:B-die将逐步"逻辑化",内存控制、PHY乃至部分计算功能都可能被搬进去,DRAM与xPU最终共享一个堆叠体。制程代差收窄,正是这件事的可行性前提。

这组数字为什么值钱?业内私下流传的一句玩笑是:以前存储是"论斤卖的大宗商品",现在HBM是"按瓦特定价的战略物资"。

拆开看三层逻辑:

1. 功耗即带宽。AI机柜的真瓶颈是功率预算,省下的100W不是电费,是GPU可以多点亮8.3%的算力——省电等于白嫖性能;

2. 封装主导权之争。中介层是当前AI芯片封装生态的产能与利润核心,zHBM若成,话语权将向存储原厂和3D集成工艺大幅倾斜;

3. 绑定更深。DRAM与算力物理焊死在一起,客户迁移成本陡增,存储厂从供应商升级为架构共谋者。

当然,从PPT到量产,散热、良率、xPU厂商的配合意愿,每一关都不好过。但方向牌已经打出来了。

330亿:科创板史上最大IPO落定

把镜头切回国内。8月21日,[[长江存储]]控股股份有限公司(下称"[[长存控股]]")[[科创板]]IPO审核状态变更为已受理,保荐机构为[[中信证券]]和[[中信建投]]。

招股书显示,长存控股拟募资330亿元:其中208亿元用于长江存储量产线技术升级项目,122亿元用于研发相关募投项目。

这个数字什么概念?它超过[[长鑫科技]]的295亿元与[[中芯国际]]的200亿元,是科创板史上拟募资金额最高的项目。

基本面看,这是一家已经跑出来的公司:

年度营业收入(亿元)其中NAND Flash(亿元)归母净利润(亿元)
2023187.47141.02尚处亏损期
2024452.03398.8067.71(扭亏)
2025631.85566.60超142.11
2026Q1470.42452.38333.79

截至2026年3月末,长存控股已建成中国大陆最大的3D NAND Flash晶圆生产基地;二期生产线已经满产,正推进三期产能建设。

存储是典型的重资产、强周期行业——产能就是话语权,工艺世代就是毛利。330亿里约七成砸向量产线技术升级,说明牌桌上的竞争已进入"产能+技术"双线消耗战:光有Xtacking不够,还得有源源不断的资本开支跟得上堆叠层数的爬升速度。

一季度净利333亿:周期红利与技术卡位

最扎眼的数字:2026年一季度,长存控股营业收入470.42亿元,归母净利润333.79亿元——单季利润超过2025全年,净利率超过70%。

这个利润率远超制造业常态,更接近NAND处于强涨价周期时"量价齐升"的利润弹性。截至2026年3月31日,公司累计亏损已大幅收窄至约34亿元。数字背后需结合后续披露细看利润构成,但趋势不可否认:从2024年扭亏到2026年一季度,这家公司只用了一年半。

更值得看的是技术晋级的时间线:

几个关键节点值得咀嚼:2022年,[[Xtacking]]3.0让长存成为全球首批推出200层以上3D NAND产品的企业,实现国内存储技术首次领先世界先进水平;2024年的Xtacking 4.0获FMS权威奖项,招股书称其"重塑全球3D NAND技术发展路线";2025年,长存成为中国大陆为数不多的与国际头部厂商达成专利交叉授权的集成电路企业。

根据[[TrendForce]]数据计算,2026年1-3月长存控股在全球NAND Flash厂商中,按销售金额和出货量排名均位列全球第三、中国第一

产业逻辑在于:交叉授权意味着从规则接受者变成规则参与者。NAND的竞争焦点正在从单纯"堆层数"转向架构效率与I/O速度,专利池才是这个行业的护城河——拿到交叉授权,等于拿到了下一轮牌局的入场资格。

两条路线,同一个时代命题

把两条新闻放在一起看,味道就出来了。

[[三星]]在DRAM上做"减法":取消中介层,向Z轴要带宽,让内存贴着算力生长;[[长存控股]]在NAND上做"乘法":层数、产能、专利池同步扩张,然后向资本市场要弹药。表面是两条路,底层是同一件事——

AI把"数据搬运"变成了第一瓶颈,存储第一次从成本项变成了性能项。

地缘视角需要冷静:存储是当前中国半导体少数真正站上世界第一梯队、且与国际头部厂商形成专利交叉授权的领域。交叉授权本身说明竞争仍在"规则内"进行,而不是脱钩叙事——用专利换专利,用产品换市场,这是健康的产业博弈。330亿募资投向量产线技术升级,指向的是效率与工艺世代,而非单纯的规模堆砌。

当然,周期的另一面也要看清:一季度70%+的净利率显然是强周期高点的水位,存储业的宿命就是涨时怀疑人生、跌时怀疑信仰。IPO赶在周期高点递表,时点本身就是一种能力。

小结

HBM向Z轴要带宽,NAND向资本市场要弹药——三星的zHBM路线图与长存的330亿IPO,指向同一个判断:存储业的"配角时代"正在终结。

往前看,zHBM要跨过散热、良率与xPU厂商配合的多重关卡,商用节奏值得持续追踪;长存的三期产能与HBM路线图,则共同预示下一轮资本开支竞赛的烈度。好日子才刚开始——但存储业的好日子,从来都是用巨额资本开支和技术赌注换来的。

盯住两条线:三星下一阶段Base Die的工艺细节,以及长存招股书里三期产能的爬坡节奏。那里藏着存储业未来三年的胜负手。